技术干货集中营
登录
直播中
小刘
12年用户
3959经验值
私信
关注
【电子书】Verilog HDL那些事儿整合篇(FPGA工程师必学系列)
FPGA
Verilog
HDL
时序
`针对建模和时序之后,两者如何有效整合,是这本书讨论的重点内容。比如如何把计数器/定时器整合在某个步骤里,从何提升模块解读性和扩展性等等。
`
Verilog HDL那些事儿整合篇.part3.rar
(7.63 MB)
(下载次数: 19, 2021-3-30 14:18 上传)
Verilog HDL那些事儿整合篇.part2.rar
(15 MB)
(下载次数: 20, 2021-3-30 14:18 上传)
Verilog HDL那些事儿整合篇.part1.rar
(15 MB)
(下载次数: 20, 2021-3-30 14:17 上传)
更多回帖
rotate(-90deg);
回复
相关帖子
FPGA
Verilog
HDL
时序
【
电子书
】
Verilog
HDL
那些
事儿
建模
篇
1225
【
电子书
】
Verilog
HDL
那些
事儿
时序
篇
1458
Verilog
HDL
那些
事儿
建模
篇
PDF
电子书
免费下载
12
Verilog
HDL
那些
事儿
时序
篇
PDF
电子书
免费下载
62
Verilog
HDL
那些
事儿
建模
篇
PDF
电子书
免费下载
81
FPGA
学习指南合集:
Verilog
HDL
那些
事儿
(建模
篇
,时序
篇
,
整合
篇
)
5993
Verilog_HDL
_
那些
事儿
_时序
篇
6
Verilog_HDL
_
那些
事儿
_时序
篇
12
硬件
工程师
电子书
9992
VerilogHDL
那些
事儿
整合
篇
的PDF
电子书
免费下载
75
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分