请问如何用Verilog HDL语言实现以下要求的RS485通信？

`用FPGA 开发板和这个模块
实现

这样要求的485通信？真诚请教~~~

`

AN3485_UG.pdf (1.41 MB)
(下载次数: 12, 2021-2-7 10:10 上传)

hiperface原版.pdf (1.3 MB)
(下载次数: 8, 2021-2-7 10:10 上传)

已退回22积分

2021-2-7 14:03:59

你参考板卡自带的DEMO程序，自己增加一个接收数据超时检测的功能即可。

更多回帖