据我所知,在VAR_LOAD模式下,REGRST应该影响任何事情。
REGRST影响流水线寄存器。
LD ='1'(永久......)
但是从规格 - 当LD脉冲时,CNTVALUEIN上的值将是新的抽头值。
因此,我认为您可以尝试并更改LD以使其脉冲(当需要加载新的伪随机值时为高)。
然后观察CNTVALUEOUT。
还需要设置IDELAYCTRL原语。
--------------------------------------------------
--------------------------------------------------
---- FPGA爱好者!-------------------------------------------
--------------------------------------------------
-----------
据我所知,在VAR_LOAD模式下,REGRST应该影响任何事情。
REGRST影响流水线寄存器。
LD ='1'(永久......)
但是从规格 - 当LD脉冲时,CNTVALUEIN上的值将是新的抽头值。
因此,我认为您可以尝试并更改LD以使其脉冲(当需要加载新的伪随机值时为高)。
然后观察CNTVALUEOUT。
还需要设置IDELAYCTRL原语。
--------------------------------------------------
--------------------------------------------------
---- FPGA爱好者!-------------------------------------------
--------------------------------------------------
-----------
举报