FPGA引脚的峰峰值为2.5V,但在长的未端接传输线末端(在测量信号的FMC上),它可能接近5V。
这意味着您应该对此信号进行某种终止。
如果FPGA支持,您可以在时钟输出中添加串行输出终端。
否则,您可能需要在线路的FMC端添加并行终端。
对于LVCMOS25,您可以尝试将驱动强度设置为4 mA(最低设置),以查看是否将过冲降低到可接受的范围。
如果您不确定这是否真的是过冲或接地问题,我建议您将驱动频率更改为速度更低,如1 MHz。
然后,在每个时钟边沿,过冲应该非常明显,但最终输出电平最终会显示为2.5V
- Gabor
FPGA引脚的峰峰值为2.5V,但在长的未端接传输线末端(在测量信号的FMC上),它可能接近5V。
这意味着您应该对此信号进行某种终止。
如果FPGA支持,您可以在时钟输出中添加串行输出终端。
否则,您可能需要在线路的FMC端添加并行终端。
对于LVCMOS25,您可以尝试将驱动强度设置为4 mA(最低设置),以查看是否将过冲降低到可接受的范围。
如果您不确定这是否真的是过冲或接地问题,我建议您将驱动频率更改为速度更低,如1 MHz。
然后,在每个时钟边沿,过冲应该非常明显,但最终输出电平最终会显示为2.5V
- Gabor
举报