赛灵思
直播中

王淑英

7年用户 171经验值
私信 关注
[问答]

为什么peak2peak值如此之高?

你好,
我想在KC705板的FMC LPC引脚之一上转发100MHz时钟。
我正在使用这个奇怪的任务。
在我的约束中,我将专用引脚的iostandard设置为LVCMOS25。
但在示波器上,峰峰值几乎为5V。
专用银行由2.5V供电
对于测量,我将示波器的gnd连接到FMC LPC gnd引脚之一。
为什么peak2peak值如此之高?
我期待2.5V!
先谢谢你

回帖(9)

张磊

2020-8-5 09:39:11
正如其他人所说,你已经看到了,它的所有关于电线/迹线都不完美,
您在电线的一端发出信号,在另一端发出不同的信号。
另外你的示波器有两个电路连接,siganl和gorund, 
如果你在连接卡的远端接地,那么地面有可能像信号一样有弹性
你的传输线讲座。
如果传输线的末端是开路的,则得到180度反射。 
是线路开路的终点。
我打赌只要在线的末端放一个1k欧姆的电阻接地,你的探测会改善一些事情,并告诉你这是pcb的效果而不是fpga。
在原帖中查看解决方案
举报

张颖

2020-8-5 09:57:37
我认为峰值到峰值5V可能是由于信号完整性问题(EX:过冲,下冲)或探测中的一些接地问题。
_______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。
因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。
举报

李建设

2020-8-5 10:09:02
所以你的意思是峰值2峰值实际上是2.5V,但测量是问题吗?
怎么办呢?
举报

杨玲

2020-8-5 10:22:12
FPGA引脚的峰峰值为2.5V,但在长的未端接传输线末端(在测量信号的FMC上),它可能接近5V。
这意味着您应该对此信号进行某种终止。
如果FPGA支持,您可以在时钟输出中添加串行输出终端。
否则,您可能需要在线路的FMC端添加并行终端。
对于LVCMOS25,您可以尝试将驱动强度设置为4 mA(最低设置),以查看是否将过冲降低到可接受的范围。
如果您不确定这是否真的是过冲或接地问题,我建议您将驱动频率更改为速度更低,如1 MHz。
然后,在每个时钟边沿,过冲应该非常明显,但最终输出电平最终会显示为2.5V
- Gabor
举报

更多回帖

发帖
×
20
完善资料,
赚取积分