赛灵思
直播中

何柳青

7年用户 205经验值
私信 关注
[问答]

如何实现多对一信令的最佳方式?

非常常见的情况是,有一些替代数据源需要写入bram。
7系列FPGA实现这一目标的最有效方法是什么?
通常我只使用多路复用器,但现在有11x72b的情况,我在那里逐个请求数据(因此可以驱动'0'信号,当没有被使用时)对信号进行OR更好,甚至使用其他信号
方法?

回帖(1)

杨玲

2020-7-29 11:18:50
我相信大多数Xilinx EDK应用中使用的内部总线使用AND门来组合总线,并在未启用时将每个总线驱动为高电平。
在一些较旧的Xilinx架构中,宽AND门比宽OR门更容易实现。
对于较新的设备,它应该也可以将未使用的总线驱动为0并将它们组合在一起。
- Gabor
举报

更多回帖

发帖
×
20
完善资料,
赚取积分