嗨，
我们使用ZC706板来控制
ti时钟调节器IC。
ZC706中的
FPGA为XC7Z045FFG900，时钟调节器为LMK03200。
我们使用HR Bank IO（输出）之一来控制LMK03200的GOE引脚（输入）。
LMK03200 3.3V的VCC和GOE引脚具有内部上拉至VCC。
出于某种原因，我们必须将VADJ调整到1.8V，我们已经成功完成了这项工作。
但是，当VCCO为1.8V时，LVCMOS18的VOH约为1.7V，GOE的VIH（min）为2.0V。
所以我们无法将GOE推向高逻辑。
由于GOE引脚是可选的，我们可以让它浮动。
因为GOE引脚连接到Zynqdirectly，所以我们不能在物理上进行GOEfloating。
如果我们将连接到GOE引脚的Zynq IO设置为高阻抗输入，这会对FPGA造成损害吗？
（GOE是LMK03200的输入IO，内部上拉至3.3V）
PS：我们已经测试了GOE引脚的电压与多电压，它是2.4V。由于我们找不到7系列FPGA的IOB的详细结构，我们无法预测如果我们设置Zynq将会是什么电压
IO作为高阻抗输入，然后将其连接到输入IO（LMK03200的GOE），该输入IO被上拉至3.3V。
有什么方法可以用来防止FPGA损坏吗？
谢谢！
鸿宾
举报
