你好;
这是我的第一篇文章，我希望我写信给正确的董事会。
我已将问题提交给webcase，但我也认为我可以从这里获得帮助。
我们目前正在为我们的项目使用Virtex 6
FPGA（xc6vlx240t-2ff1156），并在“Slave SELECTMAP”模式下使用Xilinx Platform Flash XL进行配置。
我们的
电路板设计原理图符合Xilinx数据表（由Xilinx员工检查），我们可以使用Impact实际编写与Virtex 6的FlashAG JTAG连接。
从闪存加载的设计在
电源启动时可以正常工作。
但是我们的问题是在配置完成后从FPGA写入闪存。
在管理闪存的地址/数据/控制信号控制的状态机的设计中，我们遵循ds617.pdf文件，但似乎我们无法正确编程。
这些是我们的状态机控制的信号：
A22-A0地址DQ15-DQ0DataE芯片使能输出使能写使能LLatch使能
我们尝试将配置寄存器cr15位更改为1以进行异步读取，但似乎我们的异步写入非有效。
我们也无法在异步模式下读取SR或任何其他内容。（我们遵守ds 617中图31中的时序。）我们严重陷入困境并对您可以给出的任何想法持开放态度。
举报
