有没有办法在合成过程中看到ISE实例化的硬宏配置？

@bwiec：如果我错了，请纠正我。
我从你的回复中了解到我可以使用schemetic viewer或Planahead来查看DSP48E1及其配置的实例......
但我想分析的是DSP48E1s（inmode，opmode，alumode等）对不同输入的输入......而不是参数值。
换句话说，DSP48E1的输入和输出如何在模拟中发生变化。
由于我没有直接实例化DSP48E1，我无法访问ISIM中的端口。
（我认为我所提出的主题的话题有点误导）
谢谢

道歉，我误解了。
好吧，在您的示例中，大多数输入都将被修复，因此原理图查看器可能仍然有用。
我明白你的意思了。
在行为模拟中可能无法实现，因为宏的行为模型可能处于更高的抽象级别 - 即，您不应该关心dsp切片信号，只要2 x 2 = 4。
但是，如果生成结构仿真模型，则可以在其中挖掘并找到DSP实例。
这可能有所帮助，也可能没有用，这取决于DSP在层次结构中的埋藏距离以及模块的大小。
你有没有理由看到这个？
也许有更好的解决方案。
www.xilinx.com

我想这里有两个问题。
1）如何分析推断逻辑的DSP Slice配置。
为此，我建议只使用原理图查看器。
XST不会推断DSP切片配置的任何动态切换。
值将是静态的。
所以原理图会告诉你需要知道的一切。
2）分析给定配置的DSP片的时序。
我建议使用静态时序分析。
它将分析相关路径并向您报告延迟，即使是通过其给定配置的DSP片。
有关如何在时序报告中读取DSP切片路径的信息，请参阅此AR：
http://www.xilinx.com/support/answers/32372.htm
www.xilinx.com