在virtex 4 Ml403中采用Microblaze和PPC进行双处理器设计的问题如何解决

Hiiee
由于Virtex 4 Ml403不支持两个电源PC设计..我选择双处理器设计，一个微型电池和一个ppc但我遇到了一个错误说明
错误：位置：543 - 此设计不适合可用切片的数量
在这个设备中。
未按类型放置的实例：
FF 100（5.7）
请评估以下内容：
- 如果存在用户定义的约束或区域组：
评估它们是否可以移动，移除或调整大小以允许拟合。
验证它们是否与时钟区域限制重叠或冲突。
- 如果放置LUT有困难：
尝试使用MAP LUT组合选项（映射lc区域|自动|关闭）。
- 如果放置FF有困难：
评估设计中控件集的数量和配置。
以下实例是未能放置的最后一组实例：
0. FF
DCM_AUTOCALIBRAtiON_clock_generator_0 / clock_generator_0 / Using_DCM0.DCM0_INST /
DCM_INST / Using_DCM_ADV.DCM_ADV_INST / clock_generator_0 / clock_generator_0 /使用
_DCM0.DCM0_INST / DCM_INST / Using_DCM_ADV.DCM_ADV_INST / Q2
1. FF
DCM_AUTOCALIBRATION_clock_generator_0 / clock_generator_0 / Using_DCM0.DCM0_INST /
DCM_INST / Using_DCM_ADV.DCM_ADV_INST / clock_generator_0 / clock_generator_0 /使用
_DCM0.DCM0_INST / DCM_INST / Using_DCM_ADV.DCM_ADV_INST / Q3
2. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / mpmc_data_path_0 / gen_read_fifos [0] .gen_fifos。
mpmc_read_fifo_0 / gen_xfer_fifo.lutaddr_highaddr_i2c_1
3. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / mpmc_data_path_0 / gen_read_fifos [0] .gen_fifos。
mpmc_read_fifo_0 / gen_xfer_fifo.lutaddr_highaddr_i2c_2
4. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / mpmc_data_path_0 / gen_read_fifos [0] .gen_fifos。
mpmc_read_fifo_0 / gen_xfer_fifo.lutaddr_highaddr_i2c_3
5. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / mpmc_data_path_0 / gen_read_fifos [0] .gen_fifos。
mpmc_read_fifo_0 / gen_xfer_fifo.lutaddr_highaddr_i2c_4
6. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / mpmc_data_path_0 / gen_read_fifos [0] .gen_fifos。
mpmc_read_fifo_0 / gen_xfer_fifo.lutaddr_highaddr_i2d_1
7. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / mpmc_data_path_0 / gen_read_fifos [0] .gen_fifos。
mpmc_read_fifo_0 / gen_xfer_fifo.lutaddr_highaddr_i2d_2
8. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / mpmc_data_path_0 / gen_read_fifos [0] .gen_fifos。
mpmc_read_fifo_0 / gen_xfer_fifo.lutaddr_highaddr_i2d_3
9. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / mpmc_data_path_0 / gen_read_fifos [0] .gen_fifos。
mpmc_read_fifo_0 / gen_xfer_fifo.lutaddr_highaddr_i2d_4
10. FF xps_timer_0 / xps_timer_0 / TC_CORE_I / tCSR0_Reg
11. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / gen_v4_ddr_phy.mpmc_phy_if_0 / tap_logic_0 / gen_
phy_data_tap_inc [3] .gen_normal.data_tap_inc_0 / calib_done_int
12. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / gen_v4_ddr_phy.mpmc_phy_if_0 / tap_logic_0 / gen_
phy_data_tap_inc [2] .gen_normal.data_tap_inc_0 / calib_done_int
13. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / gen_v4_ddr_phy.mpmc_phy_if_0 / tap_logic_0 / gen_
phy_data_tap_inc [1] .gen_normal.data_tap_inc_0 / calib_done_int
14. FF
DDR_SDRAM / DDR_SDRAM / mpmc_core_0 / gen_v4_ddr_phy.mpmc_phy_if_0 / tap_logic_0 / gen_
phy_data_tap_inc [0] .gen_normal.data_tap_inc_0 / calib_done_int
15. FF
ppc405_0 / ppc405_0 / DPLB0_PLBv46_Adapter_i / Inst_mpmc2_sample_cycle /比
16. FF
ppc405_0 / ppc405_0 / DPLB_DUAL_PORT.DPLB1_PLBv46_Adapter_i / Inst_mpmc2_sample_cyc
LE /比
17. FF
ppc405_0 / ppc405_0 / DPLB0_PLBv46_Adapter_i / Inst_mpmc2_sample_cycle /比
18. FF
ppc405_0 / ppc405_0 / DPLB_DUAL_PORT.DPLB1_PLBv46_Adapter_i / Inst_mpmc2_sample_cyc
LE /比
19. FF
ppc405_0 / ppc405_0 / IPLB0_PLBv46_Adapter_i / Inst_mpmc2_sample_cycle /比
20. FF
ppc405_0 / ppc405_0 / IPLB_DUAL_PORT.IPLB1_PLBv46_Adapter_i / Inst_mpmc2_sample_cyc
LE /比
21. FF
ppc405_0 / ppc405_0 / DPLB0_PLBv46_Adapter_i / Inst_mpmc2_sample_cycle /比
22. FF
ppc405_0 / ppc405_0 / DPLB_DUAL_PORT.DPLB1_PLBv46_Adapter_i / Inst_mpmc2_sample_cyc
LE /比
23. FF
ppc405_0 / ppc405_0 / IPLB0_PLBv46_Adapter_i / Inst_mpmc2_sample_cycle /比
24. FF
ppc405_0 / ppc405_0 / IPLB_DUAL_PORT.IPLB1_PLBv46_Adapter_i / Inst_mpmc2_sample_cyc
LE /比
25. FF
ppc405_0 / ppc405_0 / DPLB0_PLBv46
使用备用算法可以避免其中一些故障
（虽然可能需要更长的运行时间）。
如果您想启用此功能
算法请将环境变量XIL_PAR_ENABLE_LEGALIZER设置为1
然后再试一次
make：*** [__xps / system_routed]错误1
doest它意味着virtex 4 Ml403不能用一个ppc和microblaze设计..只有微处理器的双处理器设计是可能的吗？