Virtex-5亚稳态保护是什么

阅读博客部分中的Timing Constraint博客可能是个好主意
这些论坛。
从工具的角度来看，如果工具可以将它们追溯到公共源，则时钟是“相关的”，
例如，单个输入时钟驱动多个DCM输出。
不考虑外部时钟
即使它们共享相同的PERIOD值，也与彼此相关。
创建FROM：TO约束
对于跨时钟域路径，首先使用TNM_NET为每个时钟创建时序组
然后使用FROM：TO样式约束来约束路径。
建议跨时空
约束使用“DATAPATHONLY”属性来避免大量的保持时间错误。
一个例子：
＃系统时钟100 MHzNET“sys_clk”TNM_NET =“sys_clk”; TIMESPEC“TS_sys_clk”= PERIOD“sys_clk”10 ns HIGH 50％;＃以太网时钟125 MHzNET“clk_125”TNM_NET =“clk_125”; TIMESPEC“TS_clk_125”= PERIOD“
clk_125“8 ns HIGH 50％;＃时钟交叉路径需要较短的两个周期TIMMESPEC”TS_sys_to_125“= FROM”sys_clk“TO”clk_125“8.0 ns DATAPATHONLY; TIMESPEC”TS_sys_to_125“= FROM”clk_125“TO”sys_clk“8.0 ns DATAPATHONLY;
请注意，亚稳态保护与跨时钟域路径无关，而与之相关
从目标时钟域的第一个触发器到第二个触发器的路径。
那些失败
通常会被目标域的PERIOD约束所覆盖，但您需要
在该路径中额外松弛以覆盖第一个翻牌输出上可能的亚稳态延迟。
该
在该路径中更松弛，亚稳态延迟超过松弛的可能性越小。
该
在确定路径延迟时，工具不考虑亚稳态延迟。
这也是
值得注意的是，亚稳态延迟确实没有上限，但是
随着延迟的增加，超过特定延迟的概率会很快下降。
- Gabor
- Gabor
在原帖中查看解决方案

我们为Virtex-4和Virtex-5使用了2个阶段，显然没有问题。
------------------------------------------“如果它不起作用
模拟，它不会在板上工作。“

另一个问题：
有没有办法通知工具我正在使用移位寄存器作为同步链？
因为MTBF取决于链中寄存器的相对位置，所以它们应该靠近放在一起，以使亚稳态信号更加松弛。
提前致谢，
阿姆鲁

你可以做的一件事是确保第一和第二阶段的失败之间有足够的松弛
是添加“FROM：TO”样式约束。
约束的延迟值应该更小
比你想要的松弛量相同的触发器的PERIOD约束。
如果你
有很多这些同步器，你可以为所有第一阶段信号创建一个时间组。
如果网名具有像first_stage这样的公共组件，那么这会更容易
使用“* first_stage *”之类的通配符定义组。
然后你可以定义一个约束
定义的组到预定义的“FFS”组。
如果您只有一个或两个这些同步器，另一个选项只是LOC触发器
在相邻（或相同）切片中。
如果你有很多实例，这种方法会非常繁琐，
虽然。
- Gabor
- Gabor