在重新配置期间，IO引脚会变为高阻态吗

喜
我使用ICAP原语实现了部分重配置。
（VCU1525板，xcvu9p）
我的问题是，IO引脚在重新配置期间是否会出现高阻抗？
例如，在我的设计中，部分重配置区域内有DDR4 MIG IP内核。
如果IO引脚*不*高阻抗，我认为在重新配置期间可能会改变存储器内容。
然后，我该如何预防呢？
================================ FPGA newbiehttp：//github.com/csehydrogen

回帖（1）

王建

2020-6-10 07:30:26

嗨，
可重配置区域的IO引脚在部分重配置期间进入高阻抗状态。
感谢致敬，
迪帕克D N.
--------------------------------------------------
--------------------------------------------------
----------------------------------------
请回复或给予Kudos或将其标记为已接受的解决方案
--------------------------------------------------
--------------------------------------------------
----------------------------------------
在原帖中查看解决方案

更多回帖

丁冬芹

在重新配置期间，IO引脚会变为高阻态吗

回帖（1）

王建

相关问答

请问HC32F003的单片机IO口怎么配置成高阻态？

单片机IO口悬空，高阻态究竟是什么意思？

关于单片机输出引脚高阻态的问题

如何重用Selectmap配置引脚?

高阻态常用的表示方法

不是说高阻态电平不确定么，为什么高阻态时两个灯都灭，按理论来说高阻态其中必有一个亮对么？

单片机中的高阻态到底什么意思？

数字电路中的高阻态和不定态的区别

IO独立配置分享！

求virtex5与部分重新配置教程?

20万+工程师都在用，免费PCB检查工具