ML505板上的PCIe-DDR2存储器接口设计XAPP859没有显示怎么办？

嗨，
我正在研究ML505板上的PCIe-DDR2存储器接口设计XAPP859。
我在.ucf文件中做了一些更改，并在不同位置添加了几个调试器LED，但在设计运行时没有显示。
我甚至尝试更改给定的FPGA引脚设置“phy_initialization_done”和“LED_link_up”输出并反复重新实现模块但无济于事。
任何人都可以对设计的内容有所了解吗？
仅供参考，我粘贴了我更改的.ucf文件的一部分：
...................
#LED＃表示PCIe端点已成功完成链路训练＃，下行端口连接到网络“phy_init_initialization_done”LOC = G15 |
IOSTANDARD =“LVCMOS25”;
///我将LOC = H18更改为LOC = G15，但即使在我的.ucf文件中没有分配到该位置，H18上的LED仍然会亮起。
NET“LED_link_up”LOC = G16 |
IOSTANDARD =“LVCMOS25”;
///这里我从AD25改为G16。
AD25的LED发光而不是G16。
整个.ucf文件中没有引用AD25
NET“test_LED”LOC = T10 |
IOSTANDARD =“LVCMOS25”;
///这里添加了一个LED。
它是一个红色的导致错误
NET“test_LED1”LOC = F6 |
IOSTANDARD =“LVCMOS25”;
///增加了另一个新的LED。
同样的红色。
当它们发光时，这两个LED都没有发光。
....................
希望得到一些快速回复。
谢谢，
Rashmikant