你好 ，
我有一个问题，与Virtex 4的JTAG ISC有关。
我写了一个程序，它将比特流加载到FPG，如Xilinx Virtex 4配置手册第69页所述。
我首先加载比特流文件MSB位（比特流文件的第0位，是吗？）。
在
配置结束DONE改变状态，实际上我们有LED亮
固件上传完成后显示的
电路板。
我的设计
非常简单 - 它包含一个BSCAN_VIRTEX元素，两个BUFG
边界扫描时钟缓冲和USER1的用户注册
实例。
问题是 - 配置完成后
完成我尝试从USER1读取和写入ID值，但似乎
像USER1没有配置。
文件大小：2214773USER内容：d68126ID内容：6b4093USER内容：d68126ID内容：6b4093
我必须使用独立的ISP，因为卡的复杂性问题，所以Impact不会去。
我还想知道第69页：“单设备配置序列”中描述的算法是否正确。
最好的祝福，
伊万
举报
