如何从逻辑单元计算Gatecounts？

不幸的是，你的问题没有明确的答案。逻辑单元由一个查找表和一个触发器组成。一个带有清除功能的flip = flop在ASIC世界中值得大约6或7个门。查找表
可以用来作为一个逆变器（只有1个门），或者它可以实现一个复杂的功能，如奇偶校验器，其中（极端）情况下它将超过20个门（在ASIC术语中）.LUT也可能形成一个
64位RAM，这意味着64个锁存器加上地址解码器，总共超过100个门，或者它可以用作32位移位寄存器（每个寄存器位4个门），相当于128个门。我们还规范化了
逻辑单元计数，通过为每个6输入LUT和触发器分配1.6个逻辑单元的等价...你看，你的简单问题有一个非常复杂的答案，我们真的想回避这个问题。盖茨计数是一个ASIC
公制，逻辑单元是FPGA指标，这两种方法只在其世界中有意义。没有转换表.Peter Alfke，Xilinx Applicat
离子
Peter Alfke Xilinx San Jose应用工程总监

我同意彼得。
这也在另一个线程中讨论过：
http://forums.xilinx.com/xlnx/board/message?board.id=OTHER&message.id=161#M161
为了澄清我之前的帖子，像Peter和我这样的工程师认为逻辑单元是LUT和FF。
在设备选择指南中也提到“等效逻辑单元” - 您会注意到它们与CLB FF的数量不同，因为它还试图考虑多路复用器和进位链贡献。
在LUT，FF，BRAM，DSP切片或乘法器等方面进行思考将会更加有效。
典型ASIC意义上的门数对FPGA没有多大意义。
不幸的是，有一些历史包袱使得它比我们中的一些人完全放弃更加困难。
干杯，
BT

彼得，嗨， 
感谢您的答复。
我根据你的回答了解了门数。
你有关于这个问题的任何文件或期刊吗？