@fpgalearnerit看起来你唯一的选择是实现一个内部环回,即接收通道0到PL的数据,然后在通道1上发送。这将需要fpga逻辑,而不是只能通过引脚连接完成的事情(当然除非
收发器已经实现了这种功能,但不太可能。但这不太可能。)
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。
@fpgalearnerit看起来你唯一的选择是实现一个内部环回,即接收通道0到PL的数据,然后在通道1上发送。这将需要fpga逻辑,而不是只能通过引脚连接完成的事情(当然除非
收发器已经实现了这种功能,但不太可能。但这不太可能。)
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。
举报