FPGA|CPLD|ASIC论坛
登录
直播中
大幅缩
5年用户
6经验值
擅长:可编程逻辑
私信
关注
[问答]
DDR2的时钟频率与FPGA的IO速率的关系
开启该帖子的消息推送
FPGA
DDR2
速度等级为C8的器件,上下两个BANK最高能支持167兆的IO速率,而左右两个BANK最高只能支持到133.3M.
DDR2 667的CK时钟334M,那是不是用C8的器件满足不了?
回帖
(1)
卿小小_9e6
2020-5-5 23:27:44
Altera的FPGA?
理论上讲,DDR2可以降频使用,最低支持频率需要参考DDR2手册。
Altera的FPGA?
理论上讲,DDR2可以降频使用,最低支持频率需要参考DDR2手册。
举报
更多回帖
rotate(-90deg);
回复
相关问答
FPGA
DDR2
DDR2
内存型号的最低
频率
是多少?
2020-05-27
1674
请问怎样去设计一种
DDR2
控制器?
2021-04-30
1644
如何用中档
FPGA
实现高速
DDR
3存储器控制器?
2019-08-09
3277
CPU的
时钟
配置为300MHz那
DDR2
的工作
频率
配置为多少比较合适?
2020-03-24
2650
请教个关于
ddr2
选型的问题
2018-01-31
4373
DDR
4,
DDR
3,
DDR2
,
DDR
1及SDRAM有什么不同之处?
2021-03-12
3028
请问C6748 EMIFA和
DDR2
时钟
最高可以到多少
2020-05-05
2121
cyusb3014用
FPGA
+CYUSB4和PC机通讯,传输
速率
较低的原因?
2024-02-29
1500
如何使用
DDR2
SDRAM?
2019-07-31
1706
想用TMS320DM648进行开发设计,请问实际情况下它的
DDR2
传输
速率
能达到多大?
2018-06-22
1784
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分