FPGA|CPLD|ASIC论坛
直播中

大幅缩

5年用户 6经验值
擅长:可编程逻辑
私信 关注
[问答]

DDR2的时钟频率与FPGA的IO速率的关系

速度等级为C8的器件,上下两个BANK最高能支持167兆的IO速率,而左右两个BANK最高只能支持到133.3M.

DDR2 667的CK时钟334M,那是不是用C8的器件满足不了?

回帖(1)

卿小小_9e6

2020-5-5 23:27:44
Altera的FPGA?
理论上讲,DDR2可以降频使用,最低支持频率需要参考DDR2手册。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分