怎么在spartan 3E启动板中对J1，J2和J4接头进行数字输入

嗨，您可以参考以下UG页面提供的示例用户约束＃161http：//www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf-Shreyas
--------------------------------------------------
--------------------------------------------尝试搜索你的答案
在发布新帖子之前在论坛或xilinx用户指南中发出问题。请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有用的帖子给予荣誉（右边提供的星号）
并回复.----------------------------------------------
------------------------------------------------

@ azizur1727你提到的是64位输入，但在你的主题标题中你只提到J1，J2＆amp;
J4只能支持12位。
你能帮忙解释一下你想做什么吗？
如果您只是将输入驱动到J1，J2，J4并需要UCF的帮助，下面是步骤
1.确定接口的信令标准是什么，并使用Jumper JP9相应地设置Bank 0 VCCO。
标题J1，J2，J4连接到Bank 0
2.将下面的LVTTL替换为您计划使用的I / O标准以及必要的转换速率和驱动强度。
您必须根据代码中的信号名称替换网络名称。
--------------------------------------------------
--------------------------------------------------
----------------没有一个愚蠢的问题。
随意问，但快速搜索，以确保它还没有得到解答。
保持对话，获得Kudos和Accept Solution。
--------------------------------------------------
--------------------------------------------------
-------------------

非常感谢你们的快速回复。@ gnarahar我不确定标题因为我甚至不知道J1，J2和J4引脚。
但是.....你可以帮助我一些关于如何提供64位输入和获得64位输出的更多分步说明。
我只在vhdl模块中有数据加密标准（DES）算法代码...没有核心文件。
是否有可能在斯巴达3E中实现？
一旦我尝试合成我的代码并最终得到pack：2309和pack：18错误。
我是否需要首先为64位输入和输出设计UART？
我很遗憾地再次说我是这里的新手......所以请求我不要生气。