赛灵思
直播中

田爽

7年用户 144经验值
私信 关注
[问答]

chipcope pro核心生成并在设计中使用它们

嗨,
我试图使用Chipscope Pro来调试我的FPGA(Spartan 6:SP605)实现。
我想在顶层模块放置一个ILA和一个VIO核心,在子级别模块放置一个ILA和一个VIO。
设计Hirarchy
TOP -------------------(ILA和VIO)
|
| - A1
| - B1
| - C1
|
| --- C2 ----------(ILA和VIO)
(1)我需要在哪里实例化ICON核心?
(2)我需要多少个ICON核心?
(3)ICON core / s和ILA / VIO core / s之间如何连接“控制”信号?
感谢您帮助回答这些问题。我们将非常感谢您提供任何文档/教程/应用说明。
-Hardik

回帖(2)

刘溪

2020-3-18 10:31:05
你好
请参阅下面的文档
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_3/ug750.pdf
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_1/PlanAhead_Tutorial_Debugging_w_ChipScope.pdf
http://www.xilinx.com/itp/xilinx10/isehelp/ise_c_process_analyze_design_using_chipscope.htm
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_1/chipscope_pro_sw_cores_ug029.pdf
问候,萨蒂什-----------------------------------------------
--- --------------------------------------------请注意
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.--
---------------------------- ---------------------
----------------------
在原帖中查看解决方案
举报

刘溪

2020-3-18 10:45:59
你好
请参阅下面的文档
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_3/ug750.pdf
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_1/PlanAhead_Tutorial_Debugging_w_ChipScope.pdf
http://www.xilinx.com/itp/xilinx10/isehelp/ise_c_process_analyze_design_using_chipscope.htm
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_1/chipscope_pro_sw_cores_ug029.pdf
问候,萨蒂什-----------------------------------------------
--- --------------------------------------------请注意
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.--
---------------------------- ---------------------
----------------------
举报

更多回帖

发帖
×
20
完善资料,
赚取积分