电路设计论坛
直播中

王萍

7年用户 1319经验值
私信 关注
[问答]

设计的mos管开关电路未起到防反作用,请教原因?

用的NCE3401 Pmos管,我会自动S脚和D脚接错了,先不管这,就按照图中的接法,D到S是一直导通的,假设VIN输入12V时,Vbus不输入电压,理论上PMOS截止,12V从S到D应该是有一个二极管反向的,应该过不去电压,理论上VD=Vbus是0V,但是我量出来vbus是10V多一些,这是怎么回事。
1.png

回帖(17)

李波

2020-2-29 10:13:29
我觉得也许可以这样分析:Pmos管截止状态也存在DS漏电流,可以视为DS间有一个大电阻R1。Vs=12-0.3=11.7V。当你测量悬空的Vbus脚时,万用表也有一个到地大电阻R2,R1和R2分压,就得到10V多一点的电压了。你可以试着在Vbus到地之间加一个几十K的电阻,估计这个电压就降下来了。
1 举报

李秀兰

2020-2-29 11:07:55
没看明白,如果就这个电路图来说Vbus到vcc会一直有电,因为MOS管里的内部二极管

举报

刘涛

2020-2-29 11:08:11
MOS管内部的寄生二极管一直处于导通状态,控制管脚不管有没有电平都会被导通,现在这样,没有起到你想要的防反作用
举报

张兴照

2020-2-29 15:08:43
mos截止态的漏电流一般1uA左右,你vbus端空载,稍有漏电流就会测量到电压。
举报

戴志刚

2020-2-29 15:19:52
我觉得设计上是有问题的、
举报

何宗旭

2020-2-29 17:27:22
这是一个悬空浮压,VBUS可以加一个100K的电阻解决
举报

h1654155280.5038

2020-3-1 19:05:09
受到警告
提示: 作者被禁止或删除 内容自动屏蔽
举报

高难

2020-3-1 21:48:26
当输入Vin 12V的情况下,VCC通过二极管获得电压,此时VSD表现为正压,可以通过UA级别的电流(规格书有这部分参数),当输入端(VBUS)悬空的情况下,相当于无穷大的阻抗,uA级别的电流搭上这么大的阻抗就表现为Vbus有电压(当然最大的电压受S端以及电流的影响),最简单的解法是在Vbus端添加落地电阻,但是基本可以肯定的是还是会有漏电压只不过是大小的问题,落地电阻越小,漏电压越小!楼主最好使用两个MOS正反接作为防倒灌的手段!
1 举报

老吴

2020-3-2 00:05:00
VGs有电压,mos管导通了
举报

飞翔的傻蛋

2020-3-2 09:20:28
单从你的电路图来看,VBUS是没有有电压的,是不是MOS接反了或者从其他地方找一下
举报

lwh1

2020-3-2 14:26:29
这电路VCC的电压,是USB5V跟12V切换吗?那芯片还不烧一堆。
举报

春兵 赵

2020-3-3 10:41:06
本帖最后由 524939451 于 2020-3-3 10:43 编辑

应该是MOS管截至漏电流导致的(寄生二极管漏电流),在漏极与地段之间接一个几十K电阻测试一下。
举报

goodgsq

2020-3-6 14:57:27
自相矛盾的描述,如果图上MOS的D和S反了,那VIN有12V时,经过D1和MOS内的二极管当然到Vbus了,换个Nmos就可以了   
举报

h1654155280.5038

2020-3-7 00:58:17
受到警告
提示: 作者被禁止或删除 内容自动屏蔽
举报

99714836

2020-4-18 10:47:05
可以采用一个直流可控硅,简单可靠,阳极阴极串联在电路里面,设置触发控制级,使可控硅导通。
举报

林基强

2020-4-19 14:25:48
本帖最后由 JQ_Lin 于 2020-4-19 14:26 编辑

【我量出来vbus是10V多一些,这是怎么回事。】
假象而已。
其实MOS是截止的,没有开通,你的分析没有错。只是它有漏电阻。
因为 ⑴ Vbus 处于空载,阻抗无穷大,远远大于MOS截止时的漏电阻;⑵ 你的仪表的输入阻抗足够高,也远大于MOS漏电阻,同MOS漏电阻分压,测得10V多,是正常的。
解决办法:
Vbus 端接一电阻(例如几十k)到地即可,假象就消除了。
举报

国产替代MCU_MOS

2020-4-27 10:59:58
NCE新洁能MOS管,我们是代理商,有相关问题的可以咨询我们。微信号:aaa8933308
举报

更多回帖

发帖
×
20
完善资料,
赚取积分