FPGA|CPLD|ASIC论坛

Heron_

4年用户 5经验值

擅长:可编程逻辑

私信关注

[问答]

基于FPGA的汉明码译码器如何对码元数据添加噪声干扰？

入门小白求助，我最近在做毕业设计的时候看到一篇《基于FPGA的汉明码译码器》相关论文，其中学者对该译码器是这样设计的（附图），我想问一下在noise_add模块中是如何向输入数据添加噪声干扰的？
还有这篇文章是2010年发表的了，如今汉明码译码器的FPGA实现是否有更好的实现方法呢？有大神可以给我提供一个思路吗？or2万分感谢

回帖（2）

卿小小_9e6

2020-2-26 23:29:42

最佳答案

汉明码不懂。
如果是单纯的加密，简单理解就是在add_noise模块中，数据源与噪声进行加密运算（诸如卷积、某种算法之类的）。
再有就是2010年的论文看看就行了。

1

举报

卿小小_9e6: https://bbs.elecfans.com/jishu_1922603_1_1.html
这是大神新帖《基于FPGA的汉明码编码解码设计》，可以看下。

杨平

2020-2-27 14:44:38

加一个干扰源进去吧白噪声之类的

举报

更多回帖

2

相关问答

FPGA 汉明码译码器 Verilog

×

20

完善资料，
赚取积分