赛灵思

王妍炜

7年用户 248经验值

私信关注

[问答]

为什么我无法从ip core向导生成器生成我的项目中使用的原理图？

你好
我正在尝试使用内存接口生成器（MIG）来控制开发板sp601的DDR3外部RAM
问题是我无法从ip core向导生成器生成我的项目中使用的原理图。
我曾尝试使用官方PDF作为参考，几个网站，但我仍然无法正常使用它。
那么，一旦生成了ip核心，接下来我应该做什么来创建我可以在我的项目中使用的原理图或块？
我真的很感激如果你能够逐步解释并明确如何生成它。
亲切的问候

回帖（5）

陈苏文

2019-11-7 06:24:00

您没有指定要集成MIG核心的工具（“原理图”会在哪里？），但通常的流程是在项目的HDL文件中实例化核心。
应该有模拟＆amp;
核心生成文件夹中的综合目录，向您展示如何将IP集成到您的设计中。
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。

举报

雷友水

2019-11-7 06:42:08

感谢您的快速响应！基本上我想用xilinx提供的MIG工具来控制外部RAM，所以它应该继续我的通用原理图和符号吧？“核心代中应该有仿真和综合目录
文件夹，向您展示如何将IP集成到您的设计中。“您介意一步一步地解释它吗？
我已经尝试了一切，我仍然无法添加它再次感谢很多！

举报

陈苏文

2019-11-7 06:54:37

您使用什么工具来创建/编辑“我的一般原理图”？
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。

举报

雷友水

2019-11-7 07:07:12

在ISE项目导航器 - >设计视图 - >您的fpga模型 - >新源 - > schematicThere您放置所有VHDL块，符号等。

举报

更多回帖

5

相关问答

RAM MIG 开发板

×

20

完善资料，
赚取积分