我们使用的FX3通过GPIF II同步从FIFO接口连接到
FPGA。
PKTYNSY信号用于强制ZLP结束事务。
我们注意到传输失败的情况下，ZLP是非常快的（例如，在一个微框架或125μs内）的另一个数据包上的突发启用USB端点在超高速运行（如KBA90259中描述）。
因此，我们已经实现了从KBA90259（在ZLP和下一个数据包之间的150个美国延迟）的解决方案，并且这种错误情况不再发生。
但是，现在我们有一个类似的错误发生在ZLP是很快的erdy包。
如何在FX3中防止/解决这个问题？
为什么FX3会发送Erdy呢？据我们所知，ZX3不处于流量控制状态。
附件显示问题。USB分析器在时间戳0: 05.290.608检测意外的erdy交易。ZLP出现在时间戳0:05.29 0.607。
美国海军
49.8 K
举报
