我使用V5 130T GTX来模拟SATA Gen 1，我发现并行信号RXDATA_OUT与串行信号RXP_IN / RXN_IN不匹配。
当RXP_IN / RXN_IN（sata设备传输Align Primi
tive）后出现“0”或5“1”时，在这种情况下，似乎RXDATA_OUT丢失为“0”或“1”。
由CDR同步导致的Isit丢失了吗？
这是我的设置：
REFCLK：100MHz;
PLL_DIVSEL_FB：3
PLL_DIVSEL_REF：1
TX / RXDIV_SEL：2
INTDATAWIDTH：1
TX / RXDATAWIDTH：2
举报
