请问没有VDMA IP核可以将数据从DDR2发送到HDMI输出吗？

嗨，
我想表明dta是从HDMI上的DDR2节目中读取的，
现在我对DDR2和HDMI之间的连接有一些问题
我有一个由MIG生成的ddr2接口和一个由XAPP495生成的HDMI接口。
我想将从ddr2读取的24位数据发送到HDMI。
当我将这两个项目混合在一起时，我有一些关于CLOCK和PLL的错误。
HDMI被移植到MIG（ddr2接口）...
它们的输入时钟是板载时钟，等于100MHZ。
当我将它们的输入时钟设置为onbard时钟时，我有这个错误：
NGD构建：462_input pad net“c3_sys_clk”驱动多个缓冲区...
当我使用DDR2接口中基础设施的输出时钟作为HDMI接口输入时钟时出现此错误：
NgdBuild：770_ IBUF hdmi和净C3_CLK0上的BUFG mig串联排列。同一方向的缓冲区不能串联放置。
然后我决定为它们提供一个PLL和时钟基础设施，但它们的时钟结构是不同的！
UG388第38页是MIG和UG382的时钟结构，第34页是XAPP495中HDMI的时钟结构......
我不知道是否可以为它们使用一个时钟资源？
我读到了关于Video DMA v_vdma_ds730.pdf的内容
没有VDMA IP核可以将数据从DDR2发送到HDMI输出吗？
请指导我这个问题？
非常感谢。