请问成像/视频IP核是否包含在主板附带的软件开发中？

K，
该板带有Sobel视频滤波器示例，以及支持它的核心。
我相信所有核心都是评估核心（免费在演示中使用）。
您需要查看IP站点以查找免费的IP站点以及需要许可证的站点。
http://www.xilinx.com/ipcenter/video/video_core_listing.htm
Austin Lesea主要工程师Xilinx San Jose

嗨奥斯汀，
是否有任何教程或用户指南显示如何在Zynq Zc702板的PL部分中包含CoreGen生成的IP？
具体来说，我想包括一个32位AXI寄存器接口，它在一侧与ARM通信，而我在32位寄存器的另一侧创建一些随机逻辑。
在线教程中是否有这样的实现示例？
另一个应用程序可以包含一个简单的CORDIC函数，它可以与ARM接口
通过ARM C代码访问作为内置硬件功能（通过AXI，但位于ZC702的PL中的硬件功能）？
提前致谢

H，
Sobel滤波器示例具有PL侧的AXI流接口，滤波器等。
我相信它几乎展示了使用AXI流接口在可编程逻辑方面构建加速器所需要的东西。
AXI内存接口类似。
本演示未显示的是如何使用Zynq部分提供的ACP（核心级）加速器接口。
Avnet最近的Vivado高级综合视频演示是使用Zynq产品加速任务的一个很好的介绍。
http://avnetondemand.com/arm-software-development-for-the-zynq-7000-epp/keywords/zynq/video/1765/
Austin Lesea主要工程师Xilinx San Jose

嗨奥斯汀，感谢您提供的信息。
我看了索贝尔的例子。
但是，该文档可能适用于Sobel案例，但是::“8。在”平台“窗口中，选择”IP目录“选项卡.9。展开”项目本地PC“下的”用户“（图10）。此处列出了两个版本的sobel_filter_top模块：1.02
.a是当前使用的版本，1.00.a是在步骤2中复制的版本。“当我尝试将我的Coregen生成的IP复制到相应的”pcore“文件夹时，我在XPS中看不到”USER“。
可能应该有一个文件中缺少的步骤？
或者我应该获得PlanAhead和相关软件的14.2版本吗？谢谢