如何在UCF文件中设置RS232端口的约束？

有人能告诉我如何在UCF文件中设置RS232端口的约束。
你真的不需要对这些引脚有任何时序限制，RS-232太慢而不会造成时序风险。
引脚位置和IOSTANDARD与参考设计.UCF文件相同
什么是FPGA引脚名称？
电路板原理图（第2页和第12页）显示了电路板信号名称和FPGA封装引脚分配。
.UCF文件将设计代码信号名称绑定到封装引脚位置。
使用电路板原理图和.UCF文件，您可以获得所需的所有信息。
.UCF文件位于参考设计.ZIP档案中。
- 鲍勃埃尔金德
签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。
阅读手册或用户指南。
你读过手册了吗？
你能找到手册吗？2。
搜索论坛（并搜索网页）以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题，开始新的主题！5。
学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息（请与网页，数据表链接）.7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章，那么我一无所获。

非常感谢你。
我解决了这个问题。