IBUFG只是一个输入缓冲器,它强制时钟信号位于一个支持时钟的引脚上。
它不是时钟分配缓冲区。
通常,当您的HDL代码使用输入引脚作为时钟时,工具将自动推断出BUFG(全局时钟缓冲器),如果为BUFG供电的引脚不支持时钟,您将收到警告或错误。
如果您将时钟引脚设置在器件的时钟输入上,那么您应该只需使用输入引脚作为时钟,工具就会为您插入缓冲区。
在某些特殊情况下,您需要实例化IBUFG,但我不认为这些适用于您的情况。
我快速浏览了OV7670数据表(标记为初步),看起来像素在PCLK的下降沿上改变了值,但很快就足以使它们在PCLK的下一个上升沿保持稳定。
BUFG将引入一些延迟,因此您最好使用PCLK的上升沿来采样像素数据和同步。
- Gabor
IBUFG只是一个输入缓冲器,它强制时钟信号位于一个支持时钟的引脚上。
它不是时钟分配缓冲区。
通常,当您的HDL代码使用输入引脚作为时钟时,工具将自动推断出BUFG(全局时钟缓冲器),如果为BUFG供电的引脚不支持时钟,您将收到警告或错误。
如果您将时钟引脚设置在器件的时钟输入上,那么您应该只需使用输入引脚作为时钟,工具就会为您插入缓冲区。
在某些特殊情况下,您需要实例化IBUFG,但我不认为这些适用于您的情况。
我快速浏览了OV7670数据表(标记为初步),看起来像素在PCLK的下降沿上改变了值,但很快就足以使它们在PCLK的下一个上升沿保持稳定。
BUFG将引入一些延迟,因此您最好使用PCLK的上升沿来采样像素数据和同步。
- Gabor
举报