FPGA|CPLD|ASIC论坛

逗逗乐

5年用户 13经验值

擅长:嵌入式技术

私信关注

[问答]

新手自己写了单周期除法器，不知道能不能用

还可以优化那么一点点，不知道现在的CPU做个除法需要多少时间？
单周期需要的资源比较多

回帖（1）

星云云

2019-8-3 11:06:29

前排膜拜大佬，想请教下单周期除法怎么解决时序的问题

4

举报

逗逗乐: 除法完成会发射一个完成信号，不知道可不可以
星云云回复逗逗乐：啊？发射一个完成信号，那就是说，除法是用高频时钟来进行计算，然后把结果传给低速时钟吗？
逗逗乐回复星云云：这个除法器不需要输入时钟信号，但运算完成有完成信号，把结果取走就可以啦
星云云回复逗逗乐：啥？不需要时钟输入？大佬能给我一份代码来参考下吗

更多回帖

1

相关问答

×

20

完善资料，
赚取积分