如何断开GCLK与Pin 22和Pin 23的连接？

您是否正在使用此板http://assets00.opalkelly.com/library/XEM6001-UM.pdf在您的设计案例时钟中，您必须添加时钟引脚以及ucf F1 / F2引脚应连接到ADC输出
将为您的FPGA设计输入
谢谢和RegardsBalkrishan -----------------------------------------------
---------------------------------------------请将帖子标记为
一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。

@expertengr F1＆amp;
F2引脚可连接到全局时钟缓冲器，可用作I / O引脚或时钟输入引脚（GCLK）。
如果不将它们用于时钟输入，它们可以用作常规I / O.
没有必要断开连接，即没有选项。关于UCF，您使用的IO标准是什么？
如果使用LVCMOS33 IO标准，例如，您的UCF可以如下所示
NET“adc_data”LOC =“F2”|
IOSTANDARD = LVCMOS33 |
拉下;
--------------------------------------------------
--------------------------------------------------
----------------没有一个愚蠢的问题。
随意问，但快速搜索，以确保它还没有得到解答。
保持对话，获得Kudos和Accept Solution。
--------------------------------------------------
--------------------------------------------------
-------------------