多路复用器和多路分解器
多路复用器和多路分解器是Sonet收发器中的重要构建模块，Sonet 发生器驱动，在输入时钟为35GHz时能提供17.5Gbps伪随机位序列。在额定工作条件下，即速率为40～50Gbps、电源为3.3V时，芯片功耗1.5W。分解器经测试可工作于56Gbps以上速率，输入灵敏度小于50mV，在额定工作条件下，即速率为40～50Gbps、电源为3.3V时，芯片功耗1.5W。复用器和分解器设计能工作于非常宽的数据速率范围，使其适用于测试设备和光链路收发器。事实上这些样品芯片己在进行商业试用，在性能和功耗上能完全替代基于InP的设计。
这一技术能够将无源器件，包括集成变容二极管和高Q电感集成在一起，利用这一特性可以增加锁相环电路并制造出包含时钟复用器单元和时钟及数据恢复电路的单片多路复用和分解芯片。因为这是一种BiCMOS工艺，所以用标准CMOS和VHDL设计技术可以很容易做出这些芯片所需的控制回路和状态机。事实上，许多严格配对的定制信号处理和链路监控电路都是采用CMOS技术的，目前这种集成水平只能靠基于硅的技术来获得。
另一个使人们感兴趣的优点是其低电压双极型电路拓扑结构，虽然大多数上述电路工作于3.3V到3.6V范围，但低电压CML电路能够在低至1.2V电源下工作，含有一个多模块分配器的测试电路显示在1.2V电源下可以很容易工作于高至9GHz频率。这种低电压电源技术可以降低复杂高速电路的总体功耗，得到的功率水平能与CMOS技术相媲美。
多路复用器和多路分解器
多路复用器和多路分解器是Sonet收发器中的重要构建模块，Sonet 发生器驱动，在输入时钟为35GHz时能提供17.5Gbps伪随机位序列。在额定工作条件下，即速率为40～50Gbps、电源为3.3V时，芯片功耗1.5W。分解器经测试可工作于56Gbps以上速率，输入灵敏度小于50mV，在额定工作条件下，即速率为40～50Gbps、电源为3.3V时，芯片功耗1.5W。复用器和分解器设计能工作于非常宽的数据速率范围，使其适用于测试设备和光链路收发器。事实上这些样品芯片己在进行商业试用，在性能和功耗上能完全替代基于InP的设计。
这一技术能够将无源器件，包括集成变容二极管和高Q电感集成在一起，利用这一特性可以增加锁相环电路并制造出包含时钟复用器单元和时钟及数据恢复电路的单片多路复用和分解芯片。因为这是一种BiCMOS工艺，所以用标准CMOS和VHDL设计技术可以很容易做出这些芯片所需的控制回路和状态机。事实上，许多严格配对的定制信号处理和链路监控电路都是采用CMOS技术的，目前这种集成水平只能靠基于硅的技术来获得。
另一个使人们感兴趣的优点是其低电压双极型电路拓扑结构，虽然大多数上述电路工作于3.3V到3.6V范围，但低电压CML电路能够在低至1.2V电源下工作，含有一个多模块分配器的测试电路显示在1.2V电源下可以很容易工作于高至9GHz频率。这种低电压电源技术可以降低复杂高速电路的总体功耗，得到的功率水平能与CMOS技术相媲美。
举报
