Mihai Munteanu,瑞士苏黎世的开发工程师,参与了这项工作。他给开始做原型验证的人的建议是:分析ASIC的设计,要考虑到容量、互连线、时钟、存储器的需要。检查所有的RTL代码,尝试综合到FPGA中。要注意到ASIC的某些特性用FPGA实现很困难。尝试
用最少数目的FPGA来使流程简化。使用增量的方法,但是要注意到减少设计后一些问题可能不会冒出来。另外建议使用最新的最好的工具。
Mihai Munteanu,瑞士苏黎世的开发工程师,参与了这项工作。他给开始做原型验证的人的建议是:分析ASIC的设计,要考虑到容量、互连线、时钟、存储器的需要。检查所有的RTL代码,尝试综合到FPGA中。要注意到ASIC的某些特性用FPGA实现很困难。尝试
用最少数目的FPGA来使流程简化。使用增量的方法,但是要注意到减少设计后一些问题可能不会冒出来。另外建议使用最新的最好的工具。