直接数字频率合成技术大幅度提升了无杂散动态范围性能

数模转换器（DAC）的作用是将数字信号转换为模拟信号，这逐渐成为我们日常生活中司空见惯的事。例如，在蜂窝电话、CD和DVD播放器以及HDTV中，都可以发现DAC的身影。直接数字频率合成器（DDS）也是一种DAC，可以生成数字正弦信号，并将其馈入DAC来产生相应的模拟信号。
本文将重点介绍新近出现的一项技术突破，它借助DDS技术大幅提升了DAC的无杂散动态范围（SFDR）性能。

陈芳

2019-6-27 09:26:02

从理论上来说，DAC可以将数字信号正确无误的转换成等效的模拟信号，但实际上，转换过程几乎不可能是完美的。DAC的数字分辨率会引入量化误差，当将DAC的输出信号通过频谱分析仪显示时，这种误差表现为本底噪声。此外，其它误差，例如线性度误差，会造成DAC输出频谱上出现不期望的谐波分量，这些谐波往往是限制DAC无杂散动态范围（SFDR）性能的一个因素。
一般说来，谐波并不是一个严重的问题，因为人们往往不费多大气力就可以将其从输出频谱中滤除。不过，通过DAC将数字信号转换为模拟信号的过程属于采样理论所支配的研究领域，根据大量记载的数字信号处理的各种定理可以得知，谐波信号并不总是出现在容易观察到的频率点上。例如，假定一个以100 MHz采样的DAC可以产生一路频率为26MHz的正弦信号，可以预料到，其三次谐波会出现在78 MHz频率处，这可以轻松地滤除。事实上，由于采样的影响，在22 MHz处还会出现一个三次谐波的镜像。该镜像距离26 MHz的基频信号只有4 MHz的间隔，这使得滤除谐波信号的工作难度大大增加。显然，如果谐波可以有选择性的衰减，则DAC的SFDR性能将得到极大的提升。
DDS的主要功能是产生正弦波。合成正弦波的质量的一个关键衡量标准是谐波失真。正如上面所解释的那样，DAC所引入的谐波失真往往是限制DDS中SFDR性能提高的因素。目前改善SFDR的解决方案是频率规划和/或在DAC输出端添加外部滤波电路，但这些方法往往并不适用，尤其在采样的影响下，谐波非常接近基频信号。

刘冰若

2019-6-27 09:26:16

一个可选的方案是对DAC输入端的数字信号进行预失真处理，以抵消失真信号。这一概念实际是“相消干涉”技术的翻新。众所周知，将两个具有相同频率、幅值相同但方向相反的正弦信号相加，则这两路信号将完全抵消。
先考虑在DAC产生的正弦信号这一背景下的各种信号，就可以很好地理解这一概念的数学解释。首先，我们具有幅值为P、频率为ωP的原始正弦信号，其次，我们有幅值为S、频率为ωS的任意杂散分量。原始信号和杂散分量之间的频率关系为ωS=NωP（其中N>1）。另外，在杂散正弦信号为谐波的特殊情况下（这也正是本文关注的重点），N是一个大于1的整数。原始信号和杂散正弦之间的幅值关系为S=αP，其中一般有α<<1。接下来，我们产生一个幅值为C的对消正弦信号，其频率与杂散正弦信号相同，但与杂散正弦信号间存在任意角度q的相位差。对消和杂散正弦信号之间的幅值存在如下关系C=βS。不过，由于杂散正弦信号和对消正弦信号具有相同的频率，它们结合在一起会形成幅值为R、频率为ωS的单路合成正弦信号。综合考虑P、S和C之间的关系，并考虑到S和C之间存在相位差θ，则可以证明，合成正弦信号的幅值可由下式给出：

当对消正弦信号的幅值与杂散正弦信号相同，而两者间存在180°的相位差时，即β=1，θ=180°(πrad)，在这一条件下，正如所期望的，R=0。
推导出上述关于R的表达式后，考察R、β和θ之间的定量关系将十分有益。考虑比值R/αP，可以很好地实现这一目标，该比值可以给出合成正弦信号与杂散正弦信号之间的相对幅值关系。如果以dB为单位，则该比值可以表示为：

图1描述了R随β和θ变化的函数关系。标有“幅值误差（Amplitude Error）”的坐标轴对应β值，该值偏离单位1的范围为±5%。标有“相位误差（Phase Error）” 的坐标轴对应θ值，其偏离180°的范围为±5°。注意到曲面图的四个角都是局部最大值，其量值约为-20dB。这意味着如果对消信号的相位与杂散信号之间的反相关系的误差在5°以内，而且其幅值与杂散信号的匹配误差在5%以内，则合成信号相对杂散信号可减弱20dB。

图1
基本的DDS架构包括一个累加器、相位-幅值转换器和一个DAC。该结构非常适合于相消干涉概念的具体实现。对消信号可以通过添加一条对等的DDS通道来生成（不包含DAC，见图2）。不过，在原来的DDS通道上必须进行两处修改。第一处是添加一个加法器，插入到原始信号通道的相位-幅值转换器与DAC之间，以方便对消信号与原始信号的组合。第二处则是增加一个乘法器，它以原始的频率调谐字作为一路输入，而以用户规定的频率缩放比例值作为另一路输入，这就提供了对对消信号的频率进行调节的能力。不过，因为对消信号的频率始终是原始频率的整数倍（如：谐波），乘法器的设计在一定程度上得以简化（采用整数而非浮点）。

一个可选的方案是对DAC输入端的数字信号进行预失真处理，以抵消失真信号。这一概念实际是“相消干涉”技术的翻新。众所周知，将两个具有相同频率、幅值相同但方向相反的正弦信号相加，则这两路信号将完全抵消。
先考虑在DAC产生的正弦信号这一背景下的各种信号，就可以很好地理解这一概念的数学解释。首先，我们具有幅值为P、频率为ωP的原始正弦信号，其次，我们有幅值为S、频率为ωS的任意杂散分量。原始信号和杂散分量之间的频率关系为ωS=NωP（其中N>1）。另外，在杂散正弦信号为谐波的特殊情况下（这也正是本文关注的重点），N是一个大于1的整数。原始信号和杂散正弦之间的幅值关系为S=αP，其中一般有α<<1。接下来，我们产生一个幅值为C的对消正弦信号，其频率与杂散正弦信号相同，但与杂散正弦信号间存在任意角度q的相位差。对消和杂散正弦信号之间的幅值存在如下关系C=βS。不过，由于杂散正弦信号和对消正弦信号具有相同的频率，它们结合在一起会形成幅值为R、频率为ωS的单路合成正弦信号。综合考虑P、S和C之间的关系，并考虑到S和C之间存在相位差θ，则可以证明，合成正弦信号的幅值可由下式给出：

当对消正弦信号的幅值与杂散正弦信号相同，而两者间存在180°的相位差时，即β=1，θ=180°(πrad)，在这一条件下，正如所期望的，R=0。
推导出上述关于R的表达式后，考察R、β和θ之间的定量关系将十分有益。考虑比值R/αP，可以很好地实现这一目标，该比值可以给出合成正弦信号与杂散正弦信号之间的相对幅值关系。如果以dB为单位，则该比值可以表示为：

图1描述了R随β和θ变化的函数关系。标有“幅值误差（Amplitude Error）”的坐标轴对应β值，该值偏离单位1的范围为±5%。标有“相位误差（Phase Error）” 的坐标轴对应θ值，其偏离180°的范围为±5°。注意到曲面图的四个角都是局部最大值，其量值约为-20dB。这意味着如果对消信号的相位与杂散信号之间的反相关系的误差在5°以内，而且其幅值与杂散信号的匹配误差在5%以内，则合成信号相对杂散信号可减弱20dB。

图1
基本的DDS架构包括一个累加器、相位-幅值转换器和一个DAC。该结构非常适合于相消干涉概念的具体实现。对消信号可以通过添加一条对等的DDS通道来生成（不包含DAC，见图2）。不过，在原来的DDS通道上必须进行两处修改。第一处是添加一个加法器，插入到原始信号通道的相位-幅值转换器与DAC之间，以方便对消信号与原始信号的组合。第二处则是增加一个乘法器，它以原始的频率调谐字作为一路输入，而以用户规定的频率缩放比例值作为另一路输入，这就提供了对对消信号的频率进行调节的能力。不过，因为对消信号的频率始终是原始频率的整数倍（如：谐波），乘法器的设计在一定程度上得以简化（采用整数而非浮点）。

杨艳

2019-6-27 09:26:21

除了针对原DDS通道进行的两处改进之外，还需要对“对消”DDS进行两处修改（见图2）。第一是在累加器和相位-幅值转换器的之间插入一个加法器。这样，可以使对消信号相对于原始信号产生一个相位偏移（θ）。第二是在相位-幅值转换器的输出和DAC之前的加法器之间插入一个乘法器，这样能按比例调整对消信号的幅值。

图2
DDS产生的频率恰好为原始信号频率的整数倍的能力是相消干涉的重要因素。精确的频率匹配非常关键，否则谐波杂散信号和对消信号在相位上会出现相对漂移，使得相消干涉原理“遭到破坏”。
研究表明，对消DDS设计的复杂性可以低于原始DDS，这是因为，与原始信号相比，DAC产生的谐波杂散分量往往很小。一般来说，谐波杂散分量为-50dBc，或者更低。这样一来，对消信号的强度将不到DAC满量程输出的0.32%，这意味着，产生对消正弦信号时，并不需要用到DAC的高8位。于是，如果原始DDS设计中采用了一个14bit的DAC，则对消DDS只需要6bit的输出（14bit DAC分辨率减去8个未使用的高位）。相应的，这意味着对消DDS的相位-幅值转换器值需要具有9bit的相位分辨率。这基于DDS设计遵循的“经验法则”。因此，对对消DDS幅值需求的降低，意味着对消DDS所需的硬件要少于原始DDS。
经验法则：相位-幅值转换器的相位分辨率必须比其幅值分辨率高出至少3bit，以保证½LSB的幅值精度。
对消DDS还可以进一步简化。对消DDS累加器前的乘法器来产生所需要的谐波频率。不过，由于累加器只不过是一种累积相加的结构，而乘法与加法是可交换的，因此，乘法器也可以放置在累加器之后。因为原始信号和对消信号的累加器是并行工作的，对消累加器是冗余的，这使得对消DDS的结构更为简单，如图3所示。从图中还可看出，较小的输入和输出数据总线宽度（分别是Q和S）将使相位-幅值转换器变得更为简单。

图3
到目前为止，我们忽略了一个小问题。当原始和对消信号在到达DAC之前相加时，会出现溢出。这是因为，原始DDS的相位-幅值转换器的设计使之输出满量程正弦信号。任何添加到原始相位-幅值转换器满量程输出上的信号，都必然导致溢出。只需稍微衰减原始相位-幅值转换器的输出，使之为对消信号留出足够的空间，就可以轻松地解决这一问题，如图4所示。

图4
所要求的衰减取决于对消DDS能够产生的最大对消信号。最大对消信号基于S（在对消通道相位-幅值转换器的输出端处的数据总线宽度）。如果给定了一个D bit的DAC和一个最大宽度为S bit的对消信号，则所需的衰减值由下面的公式给出。例如，如果采用一个12bit的DAC和最大为4bit的对消信号，则衰减值为1-2(4-12)= 0.99609375。

只需要复制图2中所示的“简化的对消DDS”，就可以非常简单地将该概念扩展为多通道的谐波抑制技术，如图4所示。请注意，每个对消DDS都有自己的频率、相位和幅值控制。所有对消通道在DAC之前与原始信号相加到一起。

图5
在多通道实现方案方面，需要注意的是余量调节所需的衰减值必须考虑到对消通道数量（N），因此对对消公式作轻微的调整：

用相消干涉方法消除谐波杂散分量时，实际需要的幅值和相位值取决于原正弦信号的频率和DAC内部的各种非线性特性。由于这种可变性的存在，对消DDS的幅值和相位设定必须根据经验来确定。
为了消除谐波杂散分量，首先应该确定其实际的频率。采样影响会导致所期望的谐波频率之外的频率点上出现谐波杂散分量。其具体的频率点位置可以通过如下流程来确定。首先，令fS为DAC的采样速率，fP是原始正弦信号的频率，fH是谐波频率，而fSPUR是在对采样的影响进行修正后的谐波杂散分量的频率。为了找到fH，将fP乘以谐波数N（即，二次谐波N＝2，三次谐波N＝3）。接下来，求出fH / fS的余数R。如果R < fS/2，则fSPUR=R；否则，fSPUR=fS-R。
了解谐波杂散的确切位置后，就可以用频谱分析仪来确定其相对于原始正弦信号的幅值。注意杂散分量的幅值相对于原始信号的幅值的关系是以dBc为单位。例如，如果原始信号测量值为-12dB，而杂散分量的测量值为-71dB，则dBc值为-71－（-12）＝-59dBc。于是，杂散分量和原始信号之间的电压关系即为：

因为原始信号的电压电平是DAC满量程摆幅输出决定，于是根据上面的比值，可得出所要求的对消信号电平。不过，DAC所产生的正弦信号的幅值取决于频率。这种与频率间的相关性是确定性的，而且由sin(x)/x (或sinc)的响应特性所决定。因为对消正弦信号是在DAC的输入端产生的，其幅值必须按比例缩放，以补偿DAC的sinc响应特性。所需要的缩放因子为

因此，所需要的对消信号的幅值与DAC满量程输入之间的相对关系由下面的公式给出。该量代表了产生一个具有恰当幅值的对消正弦信号时所需的DAC满量程输入所占的比重。

实际的幅值调节代码，ASCALE（见图3），取决于DAC分辨率（D bit）以及对消DDS分辨率（S bit）。一旦输入适当的幅值代码，杂散和对消信号的幅值将实现很好的匹配。
虽然频谱分析仪有助于确定ASCALE值，它却未能提供关于原始正弦信号和相应产生的杂散分量之间的相位关系的任何线索。因此，我们需要采用试错法来获得用于对消DDS的适当的相位代码。
这种杂散削减技术的使用提供了抑制最差情形下杂散分量的方法，该最差情形通常由二次和三次谐波分量所造成。于是，宽带SFDR可以得到显著的改善。事实上，对于谐波相关的杂散分量来说，该技术的特性类似于一个完美的陷波滤波器。这可以大大简化DAC输出端的滤波要求，从而减少元器件的数量并节省成本。
应该注意到，该降低杂散分量的方法是在最近DDS技术进步的辅助下实现的。新的算法和架构已经降低了功耗和杂散分量水平。未来的DDS将继续遵循其低功耗化和降低杂散分量的趋势发展，为DDS作为系统设计的一个关键构建模块的广泛应用铺平道路。
本文重点介绍了相消干涉的原理以及如何利用DDS电路来实现该技术。本文的第二部分将继续专注于如何利用AD9912来实现，这是一款具有2个杂散抑制通道的低功耗1GSPS DDS。文中将展示如何根据元件间轻微的波动来进行平均化抑制。文中还将讨论在电压和温度变化条件下的稳定性

除了针对原DDS通道进行的两处改进之外，还需要对“对消”DDS进行两处修改（见图2）。第一是在累加器和相位-幅值转换器的之间插入一个加法器。这样，可以使对消信号相对于原始信号产生一个相位偏移（θ）。第二是在相位-幅值转换器的输出和DAC之前的加法器之间插入一个乘法器，这样能按比例调整对消信号的幅值。

图2
DDS产生的频率恰好为原始信号频率的整数倍的能力是相消干涉的重要因素。精确的频率匹配非常关键，否则谐波杂散信号和对消信号在相位上会出现相对漂移，使得相消干涉原理“遭到破坏”。
研究表明，对消DDS设计的复杂性可以低于原始DDS，这是因为，与原始信号相比，DAC产生的谐波杂散分量往往很小。一般来说，谐波杂散分量为-50dBc，或者更低。这样一来，对消信号的强度将不到DAC满量程输出的0.32%，这意味着，产生对消正弦信号时，并不需要用到DAC的高8位。于是，如果原始DDS设计中采用了一个14bit的DAC，则对消DDS只需要6bit的输出（14bit DAC分辨率减去8个未使用的高位）。相应的，这意味着对消DDS的相位-幅值转换器值需要具有9bit的相位分辨率。这基于DDS设计遵循的“经验法则”。因此，对对消DDS幅值需求的降低，意味着对消DDS所需的硬件要少于原始DDS。
经验法则：相位-幅值转换器的相位分辨率必须比其幅值分辨率高出至少3bit，以保证½LSB的幅值精度。
对消DDS还可以进一步简化。对消DDS累加器前的乘法器来产生所需要的谐波频率。不过，由于累加器只不过是一种累积相加的结构，而乘法与加法是可交换的，因此，乘法器也可以放置在累加器之后。因为原始信号和对消信号的累加器是并行工作的，对消累加器是冗余的，这使得对消DDS的结构更为简单，如图3所示。从图中还可看出，较小的输入和输出数据总线宽度（分别是Q和S）将使相位-幅值转换器变得更为简单。

图3
到目前为止，我们忽略了一个小问题。当原始和对消信号在到达DAC之前相加时，会出现溢出。这是因为，原始DDS的相位-幅值转换器的设计使之输出满量程正弦信号。任何添加到原始相位-幅值转换器满量程输出上的信号，都必然导致溢出。只需稍微衰减原始相位-幅值转换器的输出，使之为对消信号留出足够的空间，就可以轻松地解决这一问题，如图4所示。

图4
所要求的衰减取决于对消DDS能够产生的最大对消信号。最大对消信号基于S（在对消通道相位-幅值转换器的输出端处的数据总线宽度）。如果给定了一个D bit的DAC和一个最大宽度为S bit的对消信号，则所需的衰减值由下面的公式给出。例如，如果采用一个12bit的DAC和最大为4bit的对消信号，则衰减值为1-2(4-12)= 0.99609375。

只需要复制图2中所示的“简化的对消DDS”，就可以非常简单地将该概念扩展为多通道的谐波抑制技术，如图4所示。请注意，每个对消DDS都有自己的频率、相位和幅值控制。所有对消通道在DAC之前与原始信号相加到一起。

图5
在多通道实现方案方面，需要注意的是余量调节所需的衰减值必须考虑到对消通道数量（N），因此对对消公式作轻微的调整：

用相消干涉方法消除谐波杂散分量时，实际需要的幅值和相位值取决于原正弦信号的频率和DAC内部的各种非线性特性。由于这种可变性的存在，对消DDS的幅值和相位设定必须根据经验来确定。
为了消除谐波杂散分量，首先应该确定其实际的频率。采样影响会导致所期望的谐波频率之外的频率点上出现谐波杂散分量。其具体的频率点位置可以通过如下流程来确定。首先，令fS为DAC的采样速率，fP是原始正弦信号的频率，fH是谐波频率，而fSPUR是在对采样的影响进行修正后的谐波杂散分量的频率。为了找到fH，将fP乘以谐波数N（即，二次谐波N＝2，三次谐波N＝3）。接下来，求出fH / fS的余数R。如果R < fS/2，则fSPUR=R；否则，fSPUR=fS-R。
了解谐波杂散的确切位置后，就可以用频谱分析仪来确定其相对于原始正弦信号的幅值。注意杂散分量的幅值相对于原始信号的幅值的关系是以dBc为单位。例如，如果原始信号测量值为-12dB，而杂散分量的测量值为-71dB，则dBc值为-71－（-12）＝-59dBc。于是，杂散分量和原始信号之间的电压关系即为：

因为原始信号的电压电平是DAC满量程摆幅输出决定，于是根据上面的比值，可得出所要求的对消信号电平。不过，DAC所产生的正弦信号的幅值取决于频率。这种与频率间的相关性是确定性的，而且由sin(x)/x (或sinc)的响应特性所决定。因为对消正弦信号是在DAC的输入端产生的，其幅值必须按比例缩放，以补偿DAC的sinc响应特性。所需要的缩放因子为

因此，所需要的对消信号的幅值与DAC满量程输入之间的相对关系由下面的公式给出。该量代表了产生一个具有恰当幅值的对消正弦信号时所需的DAC满量程输入所占的比重。

实际的幅值调节代码，ASCALE（见图3），取决于DAC分辨率（D bit）以及对消DDS分辨率（S bit）。一旦输入适当的幅值代码，杂散和对消信号的幅值将实现很好的匹配。
虽然频谱分析仪有助于确定ASCALE值，它却未能提供关于原始正弦信号和相应产生的杂散分量之间的相位关系的任何线索。因此，我们需要采用试错法来获得用于对消DDS的适当的相位代码。
这种杂散削减技术的使用提供了抑制最差情形下杂散分量的方法，该最差情形通常由二次和三次谐波分量所造成。于是，宽带SFDR可以得到显著的改善。事实上，对于谐波相关的杂散分量来说，该技术的特性类似于一个完美的陷波滤波器。这可以大大简化DAC输出端的滤波要求，从而减少元器件的数量并节省成本。
应该注意到，该降低杂散分量的方法是在最近DDS技术进步的辅助下实现的。新的算法和架构已经降低了功耗和杂散分量水平。未来的DDS将继续遵循其低功耗化和降低杂散分量的趋势发展，为DDS作为系统设计的一个关键构建模块的广泛应用铺平道路。
本文重点介绍了相消干涉的原理以及如何利用DDS电路来实现该技术。本文的第二部分将继续专注于如何利用AD9912来实现，这是一款具有2个杂散抑制通道的低功耗1GSPS DDS。文中将展示如何根据元件间轻微的波动来进行平均化抑制。文中还将讨论在电压和温度变化条件下的稳定性

刘双正

回帖（3）

陈芳

刘冰若

杨艳

相关问答

怎么设计直接数字频率合成器？

直接数字频率合成有什么优缺点？

DDS的短波射频频率源合成方案设计

频率合成技术

采用FPGA实现直接数字频率合成器设计

基于DDS的频率合成器设计介绍

NCOs的工作原理是什么，怎么提高NCOs的无杂散动态范围？

确定杂散来源的方法

有什么方法可以大幅度提升发电机的发电量呢？

3.5 GSPS直接数字频率合成器AD9914的优势特性

20万+工程师都在用，免费PCB检查工具