模拟技术
直播中

刘桂英

8年用户 1281经验值
私信 关注
[问答]

对NMOS管进行仿真发现电压异常,请帮忙分析一下原因

利用ti的TINA工具对简单的NMOS管用法进行仿真,如下图所示。发现mos管导通之后,有一段时间VM1大于3.3V。减小R1,开始阶段VM1大于3.3V的情况越明显。此时将VM1输入到一个3.3V供电的芯片的管脚,会不会损坏芯片。增大R1,可使VM1小于3.3V,但VM1的转化时间变长。请帮忙分析一下原因,并给出一些解决方法。
10.png



回帖(7)

王霞

2019-6-6 09:32:58

直观的说,你这里VM1就是DS电压,而该尖峰,是线路寄生参数在快速开关边沿产生的振铃,增加栅极驱动电阻,减慢了边沿变化速度,振铃是可以变弱的。你这里只是一个R负载,产生一个需要送到芯片的信号,很简单的办法是在DS增加一个合适的电容,和R2负载产生有效阻尼,当该阻尼合适的时候,速度并不会产生多大影响,同时可以有效阻尼振铃,这时候该振铃就不会出现。而不是通过调整栅极电阻来直接减慢MOS的开关速度。
举报

李波

2019-6-6 09:33:09
通过CGD耦合的电荷吧?
举报

王霞

2019-6-6 09:33:52
受到警告
提示: 作者被禁止或删除 内容自动屏蔽
举报

李波

2019-6-6 09:35:39
若只是数位反相器,可用NPN三极管会更好。
举报

王霞

2019-6-6 09:35:52
受到警告
提示: 作者被禁止或删除 内容自动屏蔽
举报

刘桂英

2019-6-6 09:36:09
后端接的是FPGA的I/O,我在后端增加个电容仿真一下。
举报

刘桂英

2019-6-6 09:36:16
另外有的FPGA的管脚也有clamp二极管进行保护。管脚也会有寄生电容。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分