LDO反馈回路稳定跟输出电容数量是否有关？

由于看过电容选择的相关文章，如下图。

选择多容值组合，不同容值的电容各司其职，分区而治，可以在较宽的频段内都将PDN阻抗压制在目标阻抗线以下。
然而最近有同事提到“LDO的外部电容会影响反馈回路的极点，4个电容有可能会使LDO的反馈产生相位偏移，可能会在某种情况下产生振荡。”
我先看了AMS1117的手册。其中提到电容用22uF，更大的电容可以提高稳定性。;

其他一些LDO的资料有些会要求输出电容的ESR要在0.1R~10R；有的要求ESR小于0.5R，但都是容值大的更好。并没有看到说电容只准1个，不准多放的规定。
个人看了一些资料后理解外部电容是添加了零点，补偿了偏移。但由于我对极点，零点的概念理解不够深刻，所以并不能完全确定。
想在此问问，LDO输出放多个电容是否真的会影响反馈。

这个确实有影响。其实就是反馈环路稳定性的问题，容性负载的确容易造成振荡。简单处理的话，根据手册上要求做就好。如果打算在输出端使用多个电容并联的话，注意一下电容的总ESR，对于MLCC电容，由于本身ESR就小，并联之后更小，而一定的ESR又有增加零点，避免振荡的作用。因此除非LDO手册中明确指出（应该是做了内部处理），否则输出电容不宜随意增加。

然而LDO出来的供电给芯片的话，芯片每个电源还会再放一个电容，那样输出上挂的电容就远远不止4个了，一般都会有10多个。
根据上图中多个电容并联的阻抗曲线，在某一频率的阻抗并没有比单个电容小多少，并联之后仍然具有一定的ESR。
个人认为4个电容并联后仍然等效于一个ESR+1/jwC，所以还是具有零点补偿的。

你准备使用的4个电容也是图中那样容值相差各10倍甚至更大的情况吗？如果是的话，没问题。
    然而如果是多个容值相差不大甚至是相同的情况
     图中的并联电容曲线的样子，正是你文中讲到的分区而治的结果。中低频段，高容值电容起主要作用，低容值电容电抗较大，在并联条件下其分流近似忽略不计；中高频段，高容值电容的ESL占了主流，对外表现为一个电感+电阻，而频段内低容值电容起了主导作用，因此。大小数值的电容混用，粗略可以认为是“在一个频段内仅有一部分甚至1个电容在起作用，并联好像是不存在的”。然而，如果是多个容值相差不大甚至是相同的，几只电容差不多同时起作用，它们之间就没有分区而治的现象了，ESR也就是对于希望通过明显增大电容来降低低频纹波的场合，如果手册里面又要求了最低ESR，用多个容值相同的MLCC电容的时候还是最好计算下ESR的。或者说直接使用数值较大的钽电容。远离手册里面推荐的工况，虽说不肯定出现什么大问题，但一旦冒出些稀奇古怪的问题，与系统中其它的环节相叠加，排查问题到时能可能都无从下手。

同容值的电容会降低等效阻抗，但是频点不会改变；不同电容值并联，会在某一频段内降低其等效阻抗，会改变反馈极点。一般按照芯片的datasheet中要求的就行；输出电容的esr就是为了反馈调节用的，影响的是其负载调整率