如何设计PMOS防反接电路？

最近设计要一个电路，过去由于不注意功耗都是用的二极管做防反接电路，从网上找了一个参考设计，但是不知道参数是否合适。请高手给点意见，芯币不多但是点心意。电路要求5V工作电压，最大2A电流，也就是10W功耗。

PMOS参数：
电流 - 连续漏极（Id）（25°C 时）       4A
漏源电压（Vdss）                               12V
栅源极阈值电压（最大值）                      1.4V @ 250uA
漏源导通电阻（最大值）                      55 mΩ @ 3A，4.5V
类型       P 沟道

SOT23-3封装
稳压二极管：
ON(安森美) 1SMA5919BT3G
精度       ±5%
稳压值(典型值）                            5.6V
反向漏电流                                     2.5uA @ 3V
最大功率                                              1.5W

李玲

2019-4-25 11:33:40

各位看看参数是否合适？给点意见

李玲

2019-4-25 11:33:49

设计参数选择计算依据：
PMOS开启电压4.5V > 5V;
PMOS Vdss 4A > 2A;
稳压二极管保护作用，不需要稳压。
稳压工作电压 5.6V > 5V 5%误差最低5.32V > 5V,比较接近5V不会引起稳压二极管工作。

王玲

2019-4-25 11:33:59

首帖电路，当输入反接时(5V端成为电源负端)，稳压二极管D1将使反接的电源短路，该稳压二极管估计立即烧毁，或者电源损坏。

1 举报

李玲

2019-4-25 11:35:03

如果将D1调整为Q1的后面，是不是就可以防止D1导通呢？主要是请各位看看参数是否合适。

王玲

2019-4-25 11:41:18

"如果将D1调整为Q1的后面，是不是就可以防止D1导通呢？"

这样联接，当电源反接时D1当然不会烧毁，但D1也就失去了保护作用。

1 举报

李玲

2019-4-25 11:41:33

电路设计原理分析如下：当SW1接通后，Q1的寄生二极管导通，与负载形成回路，源极S电位大约为Vbat-0.6V（5V - 0.6V=4.4V），而栅极G的电位为0，PMOS管的开启电压极为：Ugs = 0 -（Vbat-0.6）(-4.4V)，栅极G表现为低电平，PMOS的ds导通，寄生二极管被短路，电路通过PMOS的ds接入形成工作回路。
如果反接，PMOS寄生二极管反接，电路是断开，栅极G表现为高电平，PMOS关断。整个电路不工作。电容C1可以起到缓冲栅极G电压的作用。但是，我选择的器件开启电压为-4.5V，是不是会出现PMOS无法开启的问题？

1