我用两个不同参考时钟作参考，一个8M（步进100kHz），一个8.4M（步进400kHz），实际输出的的相噪8.4M的在10kHz处会有突起的一段噪声，使得10kHz处的phase noise只有-70dBc/Hz，但8M的那个在10kHz处很好，有-90dBc/Hz，关键是没有异常突起的。
请教为什么ADF4350在PFD为有小数点的频率时会有这个情况？
ps：附图里8M的图上有50k的杂散应该是100k步进造成的。输出频率一致都是2690MHz，环路一致，寄存器除了R0，其他都一致。
2019-3-12 09:29:56
您好！
看了您第一张图是相位噪声导致，第二章则是杂散信号。对于相位噪声，
通常改善锁相环电路相噪性能的方法为：
1，在锁相环能正常工作情况下，使用尽可能高的鉴相频率
2，减小环路带宽
3，增大电荷泵电流
4，使用低噪声参考源
对于杂散，小数N分频锁相环会出现小数杂散，整数边界杂散等。建议您使用ADIsimPLL，该工具可辅助设计外围电路并仿真结果。ADIsimPLL您可以从ADI官网免费下载。
您好！
看了您第一张图是相位噪声导致，第二章则是杂散信号。对于相位噪声，
通常改善锁相环电路相噪性能的方法为：
1，在锁相环能正常工作情况下，使用尽可能高的鉴相频率
2，减小环路带宽
3，增大电荷泵电流
4，使用低噪声参考源
对于杂散，小数N分频锁相环会出现小数杂散，整数边界杂散等。建议您使用ADIsimPLL，该工具可辅助设计外围电路并仿真结果。ADIsimPLL您可以从ADI官网免费下载。
举报
