ad9361采样数据重复四次

根据你的描述，两种情况：
1. 如果vivado的波形是正确的，也就是说数据不重复，那么这个问题跟9361没有关系，因为vivado看到的波形是已经采样进FPGA的数据，这个数据正确。 请检查tcl命令或者FPGA2MATLAB之间的链路设计
 
2.仔细检查VIVADO波形，如果波形已经是4个重复的话，那么问题可能出现在9361和FPGA的接口速率不匹配造成的。请检查数据接口设计

仔细检查了下，vivado波形是4个重复，上图。它一个数据持续了4个时钟周期，估计这就是数据重复的原因吧。我再去看看接口速率和接口设计。