FPGA|CPLD|ASIC论坛
直播中

lucky

6年用户 38经验值
擅长:嵌入式技术 制造/封装 EDA/IC设计
私信 关注
[经验]

CTS的前世今生

ClockTree Synthesis,时钟树综合,简称CTS。时钟树综合就是建立一个时钟网络,使时钟信号能够传递到各个时序器件。CTS是布局之后相当重要的一个步骤,在现如今集成了上亿个晶体管的芯片上,如何设计一个合理的时钟网络,是一件非常具有挑战性的事情。个人认为相比于place和route更依赖工具的能力,CTS是需要更多的人为干预。通常需要人工做的事情,那都是比较难弄的。在深入学习如何做好时钟树之前,以下这些概念和问题我们首先得先弄明白:
What’s the purpose of CTS?
现代人做事情讲究先明确目标,才能未雨绸缪。那CTS的目标是什么?这是一个开放性的问题,每个人的答案都不尽相同。往大的讲就是建立一个合理的时钟网络,往小的方向讲,个人认为可以分为以下两点:
1)保持时钟信号完整性
2)平衡时钟树

首先看第一点,“保持时钟信号完整性”,这是最基本,也最重要的一点。那时钟信号的完整性包括哪些东西呢?时钟的传播延迟(Latency),时钟偏差(Skew),时钟转换时间(transition),时钟不确定性( uncertainy),时钟的级数…..这些参数构成了一个完整的时钟树,也是衡量时钟树性能的重要指标。并不是单一地认为这些参数越小越好,有利必有弊,整个PR流程中没有绝对的概念,而如何综合考虑这些参数,得出一个最优的组合,这才是CTS的精髓所在。那下面我来分别介绍一下这些概念。
时钟的传播延迟(Latency)
更多内容 见附件
CTS的前世今生.docx (209.18 KB)
(下载次数: 21, 2019-1-18 17:33 上传)

更多回帖

发帖
×
20
完善资料,
赚取积分