ADF5355做3.9GHz的点频，主谱旁边50MHz及其N次谐波非常差

PFD 和PFD的harmoinc spur, 减小loop BW,以及Icp的电流小于0.9mA能有所改善

谢谢你的回复。我试着用软件去改善杂散，发现我把第六个寄存器的Gated bleed 设置为0，等距50MHz杂散可以改善5dB左右，然后减小电荷泵的电流，也可以改善几个dB，然后就没办法了，最终杂散抑制勉强做到60dBc。我想问问，到底这款产品出来的性能就是这样的，还是我哪个地方没有做好？与此产品相类似的ADF4351也会出现相同的杂散，只是这款产品的输出频率较低，杂散抑制相对而言要好点。像这种把锁相环和VCO集成到一起的，这些鉴相泄露杂散做不到很好是吗？

能否一起讨论下ADF5355的研究成果，我最近一直在弄这款芯片，板子始终无输出，但是在做ADF4351时，一点问题都没有。

前段时间我们供应商给了一个DEMO板，我们一起测了一下，他们做得确实很好，杂散情况很好，有的地方鉴相泄露很好，差的地方也有65以下。我总结了一下，我的之所以那么差，肯定和我的布线有很大的关系，我当时飞了很多线，由于体积原因，没办法，看了DEMO 板的测试情况，还是很好的，只是我们可能哪个地方没考虑好。