请教减小AD9518_1的jitter改进方法

目前我们的应用是：由REF1 或REF2做为参考源，内部VCO锁相后产生时钟，其中out0-out3为156.25M，out4-ou5均为25M。

由于现在有丢包问题，怀疑跟时钟抖动有关系，我们想做如下的改进：

REF1 和REF2被屏蔽掉，由内部VCO直接生成输出时钟，即out0-out3为156.25M，out4-ou5均为25M。

请问这样改进芯片是否支持？jitter会不会有所降低？如果可以的话，请给出寄存器配置.