FPGA|CPLD|ASIC论坛
直播中

赵晨光

6年用户 65经验值
擅长:可编程逻辑
私信 关注
[问答]

为什么rom核寻址有时候会出来错的结果啊，求助

总是出来后几个地址的结果。。。如图，图一是ise仿真结果，addr为242时的结果为-1400（ip核有时延），但在matlab里看rom的内容242对应的是-1408（图二），-1400是后面3位的。之后的结果也是这样，大部分出来的结果是延后的，新人求帮助，是不是我操作有不规范的地方。
  1. always @(posedge clk)
  2.   begin
  3.   if(data>1200||data<-1200)
  4.   begin
  5.       c<=3'd1;
  6.   end
  7.   else
  8.       if(data>600||data<-600)
  9.                 begin
  10.                     c<=3'd2;
  11.            end
  12.            else
  13.                     if(data>300||data<-300)
  14.                          begin
  15.                              c<=3'd3;
  16.                          end
  17.                          else
  18.                          begin
  19.                              addr<=data+300;
  20.                                   c<=3'd4;
  21.                          end

  23.   end
  24.   
  25.           arc_ip p2(  //rom
  26.           .clka(clk),
  27.           .rsta(rst_n),
  28.           .addra(addr),
  29.           .douta(ip_out)
  30.           );
  31.           
  32.         always @(*)
  33.         begin
  34.           case (c)
  35.      3'd1: k<=1570;
  36.           3'd2: k<=1553;
  37.           3'd3: k<=1535;
  38.           3'd4: k<=ip_out;
  39.           default: $display("No related phase info");
  40.    endcase
  41.    end
  42.        
  43.    assign result=k;

  • 2.png
  • 1.png

回帖（2）

李舒桀

2018-12-10 17:32:01
关注下
举报

杨天宇

2019-1-26 14:30:26
受到警告
提示: 作者被禁止或删除 内容自动屏蔽
举报

更多回帖

2 0 0

相关问答

ISE ROM FPGA 寻址 嵌入式
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分