ML605板和ISE 13.2上使用Virtex 6编译器报告错误

大家好
我在ML605板和ISE 13.2上使用Virtex 6
在Place＆amp; amp;
Route，编译器报告以下错误：
参数：100  - 设计未完全路由。
在此设计中，有92934个信号未完全路由。
请参阅“system_top.unroutes”文件以获取所有未路由信号的列表。
检查PAR报告中的其他警告，这些警告可能表明这些网络无法路由的原因。
通过在列表窗口中选择“未布线的网络”，也可以在FPGA编辑器中评估这些网络。
我在这个论坛上传了thesystem_top.unroutes。
你能解释一下为什么以及究竟发生了什么？
谢谢
西罗
system_top.unroutes 7522 KB



以下为原文

Hi all
I'm using a Virtex 6 on a ML605 board and ISE 13.2
During the Place & Route, the compiler reports the following error:

Par:100 - Design is not completely routed. There are 92934 signals that are not
completely routed in this design. See the "system_top.unroutes" file for a list of
all unrouted signals. Check for other warnings in your PAR report that might
indicate why these nets are unroutable. These nets can also be evaluated
in FPGA Editor by selecting "Unrouted Nets" in the List Window.

I uploaded the system_top.unroutes on this forum.
Could you explain me why and what's exactly happening?

Thank you
Ciro


            system_top.unroutes ‏7522 KB