请问如何将AD9517-1的输出时钟相位固定？

我需要将一个80MHz时钟作为参考，分出640MHz、160MHz以及80MHz三种频率的时钟。

目前的做法是使用内部VCO和PLL：
VCO产生2560MHz的信号，N分频64倍到鉴相器
VCO分频器倍数设定为4
分频器0设置by pass，输出640MHz；
分频器1分频4倍，输出160MHz；
分频器2.1分频8倍，2.2是by pass，输出80MHz；
分频器3.1分频8倍，3.2是by pass，输出80MHz；
0x019寄存器中关于R、A、B计数器设置成SYNC信号同步或者异步reset。

但是发现，PLL锁定后，经过内部分频器分频出来的时钟信号和参考信号的相位差并不固定：每次上电或者给SYNC低脉冲之后输出信号和参考时钟的相位差都有可能变化。

附件中是以80MHz为例的示意

请教各位这个应该怎么设置呢？