举报
引用: 009712 发表于 2018-8-17 06:31
会不会是IQ链路不平衡的问题，你这个IQ是FPGA还是DSP提供？另外线性问题也要考虑下，是不是被压缩了
举报
举报
引用: miweurwer 发表于 2018-8-17 06:59
LO部分N端不用的话建议隔直后再加个50欧电阻到地，另外LO的功率是否满足要求了？
电源最好采用LDO提供。
另外如果你的信号源能够提供比较低频率的话可以直接提供一个几十MHz的信号进入I路或者Q路，看下输出的解调情况，排查FPGA源的问题 ...
举报
更多回帖
