C6670的DDR读入cache，在core1，core2，core3核上无法将SucceedFlag从DDR中读入cache，请问这个问题如何解决？

引用: hdfsf 发表于 2018-8-6 07:19
无法读入是什么意思？访问不了还是值不对，如果值不对，那这三个核看到的值是一样的吗？你可以接仿真器看看这个具体地址。
另外多核同步的flag最好是放到非cache的区域会更方便些。

引用: zbb9612 发表于 2018-8-6 07:38
对于你这种多核通过共享标志位的方式，建议将共享标志所在memory定义为non cacheable，这样就不需要维护cache一致性。
如果所在memory cacheable，则需要保证地址及长度cache line对齐，即128B对齐，然后在写完之后需要write back L2 cache，在读之前需要invalid L2 cache。