TI论坛
直播中

晏玉屏

7年用户 189经验值
私信 关注
[问答]

请问仿真器连不上C6455 DSP是什么问题?

最近调一个C6455的板子,在CCS4..2.4下遇到仿真器不能连接DSP的问题,总是跳出下面的提示:
Error connecting to the target:
(Error -1143 @ 0x0)
Device core was stalled, and recovery was successful.
Retry后,出现:
Error connecting to the target:
(Error -1202 @ 0xB000001C)
Device pipeline is 'not ready‘.
用的SEED XDS560PLUS的仿真器,另一块一样的板子连接就没有问题。
我也查了,8分频的时钟输出有,复位状态指示有,核电压,都正常。
请问各位专家这可能是哪儿的问题?需要从哪儿下手解决。是DSP焊接不好?还是DSP损坏?还是其他问题?

回帖(3)

余少虹

2018-8-1 07:42:40
JTAG口信号正常么?
举报

晏玉屏

2018-8-1 08:01:32
引用: vuywsdfwf 发表于 2018-8-1 07:42
JTAG口信号正常么?

1.244芯片工作正常
2.DSP CLK初始时钟约为500KHz,CONNECT过程中有波形变化,最后时钟为10.368M,示波器测试
3.DSP TDI 初始电平H   CONNECT过程中有波形变化,示波器测试
4.DSP TDO初始电平L  CONNECT过程中有波形变化,有输出,示波器测试
5.DSP TMS初始电平 H   CONNECT过程中有波形变化,似数据,报错后,电平L
6.EMU0初始电平 H  CONNECT过程中无波形变化,报错后,电平H
7.EMU1 初始电平H  CONNECT过程中无波形变化,报错后,电平H
8.DSP TRST 初始电平 L CONNECT过中程变H
举报

晏玉屏

2018-8-1 08:14:57
引用: lancy0102 发表于 2018-8-1 08:01
1.<span/>244芯片工作正常
2.<span/>DSP CLK初始时钟约为500KHz,CONNECT过程中有波形变化,最后时钟为10.368M,示波器测试
3.<span/>DSP TDI 初始电平H   CONNECT过程中有波形变化,示波器测试

在CCS5下测了test connection,JTAG链正常。
重新检查了配置,是AEA地址配置线上一个上拉电阻没有焊好。
粗心大意害死人啊!
举报

更多回帖

发帖
×
20
完善资料,
赚取积分