电路设计论坛
直播中

王皓源

6年用户 15经验值
擅长:处理器/DSP
私信 关注
[问答]

相位交错的逻辑信号对齐问题

如图所示,为三路交错对称的周期性逻辑信号,频率为50k,占空比0.45.
如何在后级设计硬件电路, 处理后,使得他们三者对齐。


谢过各位大神了!
  • 交错对称的周期逻辑信号

回帖(16)

晓晓江南

2018-4-20 06:05:59
以下对电路图进行了一点“优化”,使74LS160与74LS151组成的指针寄存器在改变输出位置上更稳定:


捕获(2).JPG


补充内容 (2018-4-23 18:12):
其中有个连接错误:74LS151的I0~I7与74LS164的Q0~Q7,连接关系为I0对应Q7,I1对应Q6,I2对应Q5,I3对应Q4,I4对应Q3,I5对应Q2,I6对应Q1,I7对应Q0.
举报

晓晓江南

2018-4-20 08:49:21
要使得三者对齐,目前最为简便的方案就是取其中一组信号作为基准信号,分别与其他两种信号进行逻辑运算。
举报

晓晓江南

2018-4-20 09:06:06
以下为实现电路(采用门电路):

Qiyu_20180420_090348.jpg
举报

刘飞

2018-4-20 09:11:36
首先楼主你这个三组信号是怎么取得?这个很关键,
举报

王皓源

2018-4-20 14:40:06
引用: MUF420 发表于 2018-4-20 09:11
首先楼主你这个三组信号是怎么取得?这个很关键,

图中是我直接给的三个交错的方波信号。实际中,是dsp发出的三路移相的PWM信号。为了其他功能,希望把这三个错开的信号,用电路的方法进行再次同步对齐
举报

王皓源

2018-4-20 15:42:20
引用: 晓晓江南 发表于 2018-4-20 09:06
以下为实现电路(采用门电路):

谢谢你哈!这个电路的输出如图里面所示,out1 out2应该都是恒为低,out3为C路,我也用pspice仿了一下,确实out1和2都是低,好像实现不了对齐啊....
举报
  • 门电路.jpg

晓晓江南

2018-4-20 15:47:35
引用: why_2018 发表于 2018-4-20 15:42
谢谢你哈!这个电路的输出如图里面所示,out1 out2应该都是恒为低,out3为C路,我也用pspice仿了一下,确实out1和2都是低,好像实现不了对齐啊....

我去,其中两个门电路用错了,修改如下:

Qiyu_20180420_154627.jpg
举报

王皓源

2018-4-20 17:46:25
引用: 晓晓江南 发表于 2018-4-20 15:47
我去,其中两个门电路用错了,修改如下:

谢谢哈,确实可以都以C为基准进行对齐。但这样的话,A和B本身的信号信息就失去了,完全由C来决定,倘若这时候A或者B的信号被隔断,OUT1 OUT2输出的还是和C一样的信号,不利于后级进行判断处理。不知道有没有其他可以保存三路输入信息的方法来对齐他们呢?
举报

晓晓江南

2018-4-20 18:07:26
引用: why_2018 发表于 2018-4-20 17:46
谢谢哈,确实可以都以C为基准进行对齐。但这样的话,A和B本身的信号信息就失去了,完全由C来决定,倘若这时候A或者B的信号被隔断,OUT1 OUT2输出的还是和C一样的信号,不利于后级进行判断处理。不知道有没有其他可以保存三路输入信息的方法来对齐他们呢? ...

你的意思是:如果三路信号的任意一个信号被阻断,被阻断的信号对应的输出为0(这样不跟随基准信号)?
举报

王皓源

2018-4-20 20:39:36
引用: 晓晓江南 发表于 2018-4-20 18:07
你的意思是:如果三路信号的任意一个信号被阻断,被阻断的信号对应的输出为0(这样不跟随基准信号)?

对,是的,就是希望三路信号经过处理后,既能三路保持对齐,各自仍然保留他原始的变化特征,比如某一路突然为恒高或恒低,相应的输出也是恒高或恒低,不受其他路的影响。
举报

晓晓江南

2018-4-21 09:26:58
引用: why_2018 发表于 2018-4-20 20:39
对,是的,就是希望三路信号经过处理后,既能三路保持对齐,各自仍然保留他原始的变化特征,比如某一路突然为恒高或恒低,相应的输出也是恒高或恒低,不受其他路的影响。

如果这样的话,难度很大,毕竟目前我还没有什么好的思路来实现对齐,在这里坐等大神来解惑了。
举报

王皓源

2018-4-21 16:25:51
引用: 晓晓江南 发表于 2018-4-21 09:26
如果这样的话,难度很大,毕竟目前我还没有什么好的思路来实现对齐,在这里坐等大神来解惑了。

非常感谢你的帮助哈,一起交流学习
举报

晓晓江南

2018-4-21 16:44:15
引用: why_2018 发表于 2018-4-21 16:25
非常感谢你的帮助哈,一起交流学习

都没有帮到你,不用谢,不过还是想说一下自己的看法,要想完成三路信号对齐,虽然很难,不过方法倒是有,只是有些部分电路所涉及到信号处理不会。
举报

晓晓江南

2018-4-22 09:11:37
本帖最后由 晓晓江南 于 2018-4-22 10:27 编辑

为了这个拟定了很多思路,以下是其中一种,不知道效果怎么样:


捕获(2).JPG

其中,DSB1,DSB2,DSB3为三路信号输入端,Z1,Z2,Z3为输出端。


补充内容 (2018-4-22 12:12):
这里放了一个错误:应将U12A,U12B,U12C均改为与门。
举报

王皓源

2018-4-22 21:42:13
引用: 晓晓江南 发表于 2018-4-22 12:40
以下对电路图进行了一点“优化”,使74LS160与74LS151组成的指针寄存器在改变输出位置上更稳定:

哇,真是佩服你啊,如此翔实的设计,我好好研究下
举报

晓晓江南

2018-4-22 22:04:27
引用: why_2018 发表于 2018-4-22 21:42
哇,真是佩服你啊,如此翔实的设计,我好好研究下

为了实现你所说的信号对齐,想了很多方法,就这一种实现起来比较容易,其他的涉及到信号处理这个知识点(还没有学过),当然没有经过仿真,不知道效果如何,另外说一下,555计时器的输出频率要求高于输入信号频率(理想情况是最好与信号频率相等),还有输出不会立即实现对齐,需经过一段时间,电路会自动调整使其信号对齐,总而言之,希望能实现的,如果没有实现的话,那就是电路的一些地方没有设计好,算法是对。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分