FPGA|CPLD|ASIC论坛
直播中

速度是有方向的

7年用户 7经验值
私信 关注
[问答]

dd2报错,自己查了一个星期也没解决,求大佬帮忙,出来dq信号有两个

`
ddr2 IP核综合的dq信号有两个,一个输入,一个输出。
具体报错内容如下,32位DDR2,32个一一样的错误
Error (13059): The DDIO_OUT WYSIWYG primitive "pwlk_sys:inst5|ddr1:the_ddr1|ddr1_controller_phy:ddr1_controller_phy_inst|ddr1_phy:ddr1_phy_inst|ddr1_phy_alt_mem_phy:ddr1_phy_alt_mem_phy_inst|ddr1_phy_alt_mem_phy_dp_io:dpio|dq_ddio_dataout[8]" feeding the node "pwlk_sys:inst5|ddr1:the_ddr1|ddr1_controller_phy:ddr1_controller_phy_inst|ddr1_phy:ddr1_phy_inst|ddr1_phy_alt_mem_phy:ddr1_phy_alt_mem_phy_inst|ddr1_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_obuf" has multiple fan-outs


` QQ图片20180325211402.png

回帖(1)

莫棱

2020-3-11 16:31:15
请问这个问题解决了吗
举报

更多回帖

发帖
×
20
完善资料,
赚取积分