PADS技术论坛
直播中

Followlove

11年用户 87经验值
擅长:测量仪表 EDA/IC设计 RF/无线 测量仪表 EDA/IC设计 RF/无线 RF/无线
私信 关注
[问答]

Pads Logic (Version 9.5) 生成layout 网表报错

问题描述:               1)画完原理图后,执行Layout 网表,会提示元件类型的管脚与库元件不匹配的报错

               2)制作元件时,封装管脚应该是对应的呀,为什么会报这样的错误,还请指出原因

  • 元件类型
  • 报错提示
  • 原理图封装
  • PCB封装
  • PCB封装提示

回帖(2)

Followlove

2017-12-11 10:45:03
{:4_109:}{:4_109:}
举报

Followlove

2017-12-11 10:45:34
自己解决了还是没人回答,囧
1 举报

更多回帖

发帖
×
20
完善资料,
赚取积分