FPGA|CPLD|ASIC论坛
直播中

王智

9年用户 12经验值
擅长:控制/MCU RF/无线
私信 关注
[问答]

Verilog串口收发ASCII码

parameter [7:0] head="|";
parameter [7:0] end =LF;(换行)
这样定义可以将ASCII码转化为对应的2进制数吗?在数据传输中当然是传输的ASCII码对应的2进制数。
  • 1.jpg

回帖(1)

agdhun

2017-10-11 14:48:40
可以转化为对应的2进制数
举报

更多回帖

发帖
×
20
完善资料,
赚取积分